|
회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 래치와 플립플롭(
|
|
|
1. 목적
가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.
나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.
다. 최대 동장 주파수와 전달 지연을 측정한다.
2. 이론
가. 4상태를 가진 상태도에 대응하는 회로
|
|
|
이번 실험은 어떠한 상태도를 보고 천이표를 그리고 그 천이표에 따른 카노맵을 만들어 현재 상태에 대한 다음 상태의 식을 구하고 그 식을 통해 D플립플롭으로 회로를 설계한 뒤, 그 회로를 브레드보드에 구성하여 결과값을 얻는 복잡하고
|
|
|
(c) Loggic 회로 (d) 진가표
논리적 부정회로
(5) NOR 회로(논리화 부정회로)
입력 A, B 중 모두 OFF 되어야 출력이 ON되고 그 중 어느 입력단자 하나라도 ON되면 출력이 OFF 되는 회로
논리식
A
B
X
0
0
1
0
1
0
1
0
0
1
1
0
(a) 유접점회로 (b) 무접점회로 (c) Loggic
|
|
|
논리 마이크로 연산을 수행하기 위해서는 논리 게이트가 필요하다.
AND, OR, XOR 및 Complement
(1) 논리 회로
기본적으로 4가지의 기본 논리를 수행하며, 회로는 다음과 같다.
그림 1.9 논리회로의 스테이지
4. 시프트 마이크로연산
표 1.5 시프트 마이
|
|
|
논리 회로 설계에서 출력을 불안정하게 만들 수 있다. 이러한 문제를 해결하기 위해 여러 가지 관리 기술이 필요하다. 첫째, 비동기식 회로에서는 입력 신호 간의 지연 차이를 최소화하기 위해 다양한 플립플롭이나 레지스터를 활용하여 신호
|
|
|
논리식은?
① AㆍB = X ② A + B = X ③ X = (AB)' ④ X = A ◎ B
3. 옷감을 선택 할 때 “디자인이 좋거나 색깔이 좋은 것 이면 사겠다.” 라는 명제를 논리회로에 대응 시키면 어느 것에 해당하는가?
① NOT 회로 ② AND 회로 ③ OR 회로 ④ NOR 회로
4. 다음
|
|
|
할 수 있는 기본 구조를 이해하게 되었다. 이러한 기초적인 설계를 통해 학생들은 디지털 회로의 작동 원리와 이론을 실습하며 실질적인 경험을 쌓을 수 있었다. 실습 과정에서 각 비트의 논리 상태에 따른 출력 결과의 변화와 캐리 비트의 전
|
|
|
논리식을 실험을 통해 확인한다.
2. 실험 결과
3. 고찰
이번 실험은 논리 게이트인 AND, OR, NOT 게이트의 진리표와 논리식을 실험을 통해 확인해 보는 것이었다. 간단히 말해 AND GATE (논리곱회로)는 입력된 두 개의 조건이 모두 참(1)일 때만
|
|
|
---- 차
B -------+--+---------
| |
| |
| +---------
| ---------------- 빈수
+--- ----
<그림 10.4> 반 감산기 회로
⑵ 전 감산기(Full Subtractor)
: 빈수까지 뺄셈
① 진리표
B'
B
C
차
빈 수
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
② 논리식
차 =
|
|
메뉴펼치기
