|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
|
|
가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실험 내용
6. 실험 결과
7. 연습 문제
|
|
|
회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 래치와 플립플롭(
|
|
|
High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만 Cp=0
|
|
|
래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래치
|
|
 |
논리 회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌
|
|
 |
회로및설계(2)/A+] 응용회로와 다양한 형태의 회로를 설계 하였습니다.
[전력전자/A+] 전력반도체 소자와 전력전자 컨버터 회로에 대해서 학습.
[마이크로콘트롤러설계/A+] AVR Atmega16을 이용한 설계.
[제어공학실험(2)/A+] 회로를 이해하고 분석할
|
|
 |
.
5) 현대모비스에서 이루고 싶은 목표는 무엇인가요?
답변: 차세대 전력 변환 기술을 적용하여, EV 컨버터의 효율성과 신뢰성을 극대화하는 데 기여하고 싶습니다. 2025 현대모비스 EV용 컨버터 전력회로설계 자기소개서 자소서 면접
|
|
 |
를 수행하며 실제 전파의 거동을 실험적으로 이해하는 계기가 되었습니다.
대학 시절에는 팀 프로젝트에서 회로 설계를 맡으며 실험장비를 다루는 일에 익숙해졌고, 보고서 작성 및 발표도 주도적으로 수행하였습니다. 특히 설계 논리나 테
|
|
 |
논리적으로 분석하고 해결하는 것을 좋아하는 성향을 가졌습니다. 무언가를 직접 만들고 실험하는 과정에서 성취감을 느꼈고, 이는 하드웨어 개발에 대한 관심으로 이어졌습니다. 이러한 성향 덕분에 문제 해결력이 뛰어나며, 복잡한 회로
|
|
메뉴펼치기
