|
가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실험 내용
6. 실험 결과
7. 연습 문제
|
- 페이지 12페이지
- 가격 2,300원
- 등록일 2014.09.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
각각의 출력은 서로 보수 관계를 유지한다. 그러므로 두 개의 출력이 보수 관계를 갖지 않은 입력은 허용하지 않는다.
(2). 순서(순차) 논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인 플립플롭으로서 SR플립플롭이라
|
- 페이지 14페이지
- 가격 2,000원
- 등록일 2009.10.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어뜨렸다 다시 A에 접촉해도 래치에 의해 불이 꺼졌다. 켜지지 않았다.
A에 연결하면 S에 LOW입력, Q가 LOW로 출력, RED
|
- 페이지 13페이지
- 가격 8,400원
- 등록일 2013.10.05
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
7. Analysi
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
SR 래치와 같은 그림이 된다.
2. D 플립플롭
C
D
0
X
(last state)
0
0
1
1
논리도
진리표
(+)의 에지트리거된 D 플립플롭
- 위 그림에서 짧은 PT의 전압 펄스는 잠시 동안 AND 게이트를 동작 상태로 만들어 D 입력에 따라 출력이 Set 또는 Reset 된다.
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2005.09.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|