|
회로이다.
Low-Pass Filter와 정반대이기 때문에 자주 쓰일 것 같지만, 실제론 매우 제한된 용도로 사용되어진다. 주어진 차단 Frequency보다 높은 주파수 대역은 Pass시키고, 이보다 낮은 주파수 부분은 감소시키는 역할을 수행한다.
위의 회
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 직렬 공진회로
(그림 1) (그림 2.a) (그림 2.b)
저항 성분이 없는 순수한 LC회로는 극단적인 주파수 응답특성을 보이기 때문에 실제로 저항을 결합하여 사용한다. 즉 (그림 1) 직렬 RLC회로의 저항 R
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① RLC 회로
RLC 회로는 전기 회로중 저항, 코일, 축전기로 이루어진 회로이다. 이 회로는 교류가 흐르면서 시간에 따라 전류의 세기와 방향이 변해도 각 순간마다 회로의 모든 점에서 흐르는 전류가 동일
|
|
|
Chapter 3. 결론 및 Discussion
1. 실제 측정 값과 이론 값에 대한 차이
임피던스의 측정 값과 이론 값이 차이가 크게 발생하였다.
오차가 30%에서 크게는 80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가
|
|
|
회로 설계자에게 신호처리 시 많은 정보를 준다. 신호의 입력은 주로 2 또는 4개의 신호를 동시에 표시한다. 스코프, CRO(cathode-ray oscilloscope), DSO(digital storage oscilloscope) 등으로 알려진 오실로스코프는 다양한 전압신호를 지속적으로 관측할 수
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
메뉴펼치기
