|
를 참조하여 그림과 같은 디코더 회로를 구성한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 여기서 인에이블 단자인 4번, 5번 핀은 접지하고, 6번 핀은 +5V의 전압을 인가한다.
C
B
A
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
1
0
0
|
|
|
회로도 (b) 표시기호 (c) 진리표
그림 7 JK 플립플롭
(a) D 플립플롭 (b) JK 플립플롭
그림 8 PR/CLR 플립플롭
3. 예비보고서
3.1. NAND 게이트로 이루어진 R-S 플립플롭을 설계하라.
☞
3.2. [그림 6-2]에 Clear과 Preset 기능을 추가하라.
3.3. T 플립플롭에 대한
|
|
|
상태를 기록하여라.
E'
S1
S0
D0
D1
D2
D3
Y
1
X
X
X
X
X
X
0
0
0
0
0
X
X
X
0
0
0
0
1
X
X
X
1
0
0
1
X
0
X
X
0
0
0
1
X
1
X
X
1
0
1
0
X
X
0
X
0
0
1
0
X
X
1
X
1
0
1
1
X
X
X
0
0
0
1
1
X
X
X
1
1
회로
결과
시뮬레이션
74138과 7404 IC 핀 배치도를 참조하여 그림과 같은 디멀티플렉서 회로를
|
|
|
불량이었던 것 같다. 제대로 된 값을 구할 수 있었다.
1학기 때 다룬 내용들을 방학이 지난 시점에서 다시 하려니 생각대로 잘 되지는 않았다. 이번 시간을 통해 회로 구성하는 법과 장비 조작하는 법을 다시 확인해 볼 수 있어서 좋았다.
|
|
|
논리회로 이론,실습,시뮬레이션』,한빛미디아,2005.
로널드 토시,디지털 시스템 원리 및 응용』,Inter vision,2007.
이희규,『디지털 공학』,지앤북,2007 목표 : 플립플롭을 이용한 신호등 제어기 작성.
◆ Flip-Flop
●FLIP FLOP
●타이밍 순서
●
|
|
|
플롭으로 구성한 (a)회로를 통해 시프트 레지스터의 동작 특성을 확인 할 수 있다. 클럭이 한번 들어올 때 마다 → 순으로 데이터가 들어오는 것을 확인 할 수 있다. 4번의 클럭 변화를 통한 출력 값 변화를 확인 한 후 D = 0으로 두면 출력이 0 0 0
|
|
|
논리회로를 구성할 수 있다.
- 회로를 간략화 할수록 비용이 적어지고 신뢰성이 높아진다.
- 부울대수의 기본정리
3. 예비 보고서 문제
3.1. 74LS00 계열의 AND, OR, NOT, NAND, NOR 및 XOR 게이트들의 칩을 찾아서 그 칩 번호를 쓰고 pin 구성도를 그려라
AN
|
|
|
논리회로가 필요 없을 정도로 회로가 간단하다.
(동기식 카운터에 비해 회로가 간단해 진다)
단점 : 플립플롭들은 동일 클럭에 변하지 않고, 한 플립플롭의 출력이 다른 플립플롭의 클럭으로 동작하기 때문에 지연시간이 길어지게 된다.
시
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
을 기입한다. 예를 들면 첫 번째 회로의 U점에는, X점에는 A+B를 기입해야 한다.
그림 2-1
표 2-1
A
B
U
V
X
Y
Z
0
0
0
1
1
0
1
1
그림 2-2
표 2-2
A
B
W
X
Y
0
0
0
1
1
0
1
1
그림 2-3
표 2-3
A
B
U
V
W
X
Y
0
0
0
1
1
0
1
1
그림 2-4
표 2-4
A
B
C
U
V
W
X
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
|
|
메뉴펼치기
