|
회로의 내부 구조와 핀의 위치는 그림 3-21과 같다.
라. XOR 게이트
두 개의 입력 단자에서 같은 입력이 주어지면 0이 출력되고, 서로 다른 내용이 입력되면 1이 출력된다. 이 게이트는 서로 배반적인 논리곱이 다시 논리합으로 결합되는 A' B + AB
|
|
|
논리 소자
1> AND 회로 : 입력신호 A, B가 모두 있을 때 출력 신호가 생기는 회로이며 스위치 직렬의
논리곱 회로이다.
2> OR 회로 : 입력 A. B중 하나만 있어도 출력이 생기는 판단기능을 갖는 논리이며 스위치
병렬의 논리합 회로이다.
3> NOT
|
|
|
논리 설계 원리를 이해하고 적용하는 데 있어 중요한 역할을 하며, 나아가 이를 통해 더 복잡한 디지털 회로를 설계할 수 있는 기반이 마련된다.
6. 요약 및 결론
본 레포트에서는 아날로그 및 디지털 회로 설계 실습을 통해 논리 함수를 활용
|
|
|
과정을 통해 8421 Encoder의 논리 회로가 효과적으로 설계되고 구현된다. 이와 같은 방식으로 8421 Encoder는 디지털 시스템 내에서 필수적인 변환 기능을 수행하게 된다.
Ⅳ. 결론 및 고찰
8421 Encoder의 논리 회로 설계 과정은 디지털 시스템 설계에서
|
|
|
하나 이상의 입력과 적어도 하나의 출력이 있는 논리 회로에서 각 출력의 논리값이 현재 상태와 현재 입력의 조합으로 정해지는 논리 회로임. 순차회로(발표자료)
1.정의
2.상태도
3.상태표
4.카르노맵
5.회로도
|
|
|
회로를 가정하여 시뮬레이션 되었기 때문에 발생한 Delay로, 정상적인 현상이다.
4. 고찰
이번 실험은 디지털 회로를 만드는 데 있어서 가장 기본적이라고 할 수 있는 논리 Gate 회로의 구성에 대한 실험이었다. 우리가 일상생활에서 많이 접하게
|
|
|
논리 조건에 따른 규칙을 표시한다. 또한 부울대수는 참과 거짓의 논리변수를 다루는 이원치 대수이다. 논리변수 참과 거짓은 2진수의 1과 0 스위치 회로의 ON과 OFF, 전압의 HI와 LO 등에 그대로 대응된다.
1939년 C.E. Shannon에 의하여 스위칭 회로
|
|
|
출력(Y)
(V)
A(V)
B(V)
0
0
0
5
0
5
0
5
5
0
5
0
5
5
5
0
5. 기초실험 (2)의 실험결과에 대한 타이밍도를 그리시오.
A
B
C
X
6. 다음 OR 게이트 회로의 논리식을 쓰시오.
X = ((A+B)+C)+D
Y = (A+B)+(C+D)
7. 다음 AND 게이트 회로의 논리식을 쓰시오.
X = ((AB)C)D
Y = (AB)(CD)
8. 본
|
|
|
논리 회로로 표시한다.
(2) 간소화된 부울 함수를 합의 곱형으로 표시하는 경우
① ②, ③은 곱의 합형과 같다.
④ 합의 곱형이므로 곱의 합형과 반대로 기본 맵에서 함수값이 0인 사각형만을 선택한다.
⑤ 선택된 사각형은 인접한 사각형과 큰
|
|
|
회로(k)를 구성하고 절차 (1)을 반복하여 표 4에 기록한다.
(8)7404 NOT 게이트를 이용해서 회로도 (1)을 구성하고 스위치 S을 A에 연결 한 후, S을 0과 1에 두고 ~ 의 논리상태를 측정하여 표 5에 기록하고, 오실로스코프의 두 채널을 모두 사용하여,
|
|
메뉴펼치기
