|
는가? 논리 0이 입력되면 어떤 일이 생기는가?
그림 15-7
15
D 래치 및 D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어뜨렸다 다시 A에 접촉해도 래치에 의해 불이
|
- 페이지 13페이지
- 가격 8,400원
- 등록일 2013.10.05
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
는 방법에 대한 증명과 4개의 NAND 게이트와 하나의 인버터로부터 게이트된(gated) D래치를 구성과 테스트를 하는 실험이다
이번실험은 실험은 생각보다 해야할 분량도 많았고 솔직히 latch라는 회로가 좀 어려웠다.
기존실험처럼 단순히 * + > =
|
- 페이지 23페이지
- 가격 1,500원
- 등록일 2015.05.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
대한 능력을 습득한다.
● 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증
● NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험
● D 플롭-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조합
■ 사용
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
는 시점에 패리티가 변화
비고 및 고찰 :
이번 실험은 래치와 플립플롭회로와 응용회로를 구성하고 시험해보는 실험이었다.
래치와 플립플롭은 같은 기능을 수행하지만 그 기능을 수행하는 시점의 차이가 있는데
Enable 제어신호를 갖는 래치
|
- 페이지 10페이지
- 가격 1,900원
- 등록일 2011.12.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
플립플롭은 2개의 래치로 구성하며, 클럭의 High에서 앞의 래치가 작동하고 클럭이 0으로 되면 앞 래치는 변화할 수 없고, 클럭은 NOT 게이트를 거쳐 1 이므로 앞 래치의 출력 값으로 뒤 래치의 출력이 고정된다.
논리회로
타이밍도
JK 플립플롭
-
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2005.09.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|