|
시킨후, NAND-NAND로 회로를
구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
☞
f(A,B,C,D)=AB prime +C prime D prime
☞ NAND-NAND 회로
6)주어진 함수의 논리회로를 구성하여 그리고, 카르노맵을 사용하여 간략화시킨
|
- 페이지 3페이지
- 가격 700원
- 등록일 2002.09.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 설계 및 시뮬레이션, 포항공과대학교 Ⅰ. 게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅱ. 게이트와 NAND(부정 논리곱 회로)게이트
1. N입력 NAND 게이트의 모든 입력을 연결시켜서 1 입력 NAND 게이트를 만들
|
- 페이지 7페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로와 NAND 회로의 비교
☞ 74LS08과 74LS04, 그리고 74LS00을 이용하여 [그림 15],[그림 17]과 같은 회로를 구성하고 실험하였다.
- 74LS08과 74LS04로 만들어진 NAND
입력 1
입력 2
오실로 스코프
디지탈 멀티미터
HI
HI
LO
0.123 V
HI
LO
HI
4.893 V
LO
HI
HI
4.872 V
LO
LO
|
- 페이지 19페이지
- 가격 1,000원
- 등록일 2009.08.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 시스템의 전형적인 클럭 파형으로 반드시 대칭이 아니라도 된다. 클럭 파형의 한 주기를 클럭 사이클 시간이라고 하며, 모든 논리소자들은 한 클럭 사이클보다 적은 시간내에 상태전이를 마쳐야 한다. 대부분의 디지털 회로들은 시스
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2010.04.17
- 파일종류 워드(doc)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로
슈미트 트리거 회로 아래의 내용은 타 게시판에서 옮겨온 내용입니다. 디지탈회로의 기본신호 레벨은 High("1"),Low("0") 그리고 특수하게 High 임피던스 상태 이렇게 세 레벨이 있습니다. 여기서 하이임피던스는 중간값을 의미합니다. 이것
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|