|
달아주면 된다. 그럼 스위치를 닫았을 때 Qc 의 1이 QB 의 0이 QA의 0이 들어간 상태로 시작을 하게 된다.
QA
QB
Qc
reset
swich 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
시퀀스 피드백
비고 및 고찰
평가 및 복습 문제
|
|
|
연결 해야 하는데 연결을 하면서도 합선 이라던가, 잘못된 핀번호에 꽂기 등 몇가지의 이유로 실험의 결과값이 제대로 나오지 않아 다시 실험을 하게 되어 시간이 지체 되었다.
2진/Excess-3코드 변환 회로를 구성하는 과정에서는 C0를 접지에 연
|
|
|
간을 측정하라. 보고서에 측정된 시간을 기록하고 제조사의 데이터 시트의 최대치와 비교하라.
모의실험&실험예측(PSPICE Simulation)
▶J-K 펄스 트리거 플립-플롭
▶tPLH 측정 ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
○ 심층
|
|
|
간의 정리를 적용하면 이 입력들만을 사용하는 회로를 그릴 수 있다. 박스 내에 이 회로를 그려라. 강사가 지시한다면 회로를 구성하고 시험하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
○ 실험 순서
▶오버플로우 감지
|
|
|
실험11
가산기와 크기 비교기
실험 목표
사용 부품
이론 요약
예제: 4비트 2진/BCD 코드 변환기
실험순서
실험 11보고서
실험 목표:
데이터 및 관찰 내용:
실험1. 4비트 2진/BCD코드 변환기 실험：
실험2. 4비트 2진/Excess-3 코드 변
|
|
|
계산하라.
듀티 사이클 = x100[%]=x100[%]=x100[%]
=0.501385041551246...x100[%]≒50.14[%]
주파수 ===0.398891966759002...[㎑]≒398.8920[㎐] 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
시퀀스 피드백
비고 및 고찰
평가 및 복습 문제
|
|
|
1 조건에 해당된다.
규칙 11을 보여주는 회로를 설계하라. 보고서 표 7-4에 설계한 회로도를 그리고 회로를 구성하라. 측정 결과를 근거로 표 7-4의 두 타이밍 다이어그램을 완성하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
|
|
|
때문이다.
-단순히 논리적인 On/Off 만 필요한 것이 아니라 1. 트랜지스터의 동작 및 기능
2. 트랜지스터의 종류
3. 트랜지스터의 사용용도
4. 트랜지스터를 선택하는 기준
5. 트랜지스터 (Emitter, Base, Collector)
6. FET & BJT 특성비교
|
|
|
회로를 구성하는 게이트 내부의 delay라는 것을 알 수 있다.
참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39&nb
|
|
|
표 18-1 74121 단안정 멀티바이브레이터에 대한 데이터
계산치 측정치
타이밍 저항, Rr 7.5KΩ 7.5KΩ
외부 커패시터 Cext 0.01uF 0.01uF
펄스 폭, tw 52.5us 52.5us
|
|
메뉴펼치기
