|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적
|
|
|
실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절
|
|
|
회로에 연결을 한다.
(전류가 최소일 때, CC LED가 켜지게 되고, 전압이 떨어져 있게된다.)
6)전류 조절기로 천천히 전류를 올려준다.
(처음 조절한 전압수치까지 도달하게 되면 CV LED가 켜짐)
7)실험을 진행한다.
4.주의사항
잘못된 회로 같은 경우
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션
|
|
|
●실험에 관련된 이론
●실험 방법 및 유의 사항
●참고문헌
●실험 회로 및 시뮬레이션 결과
|
|
|
간격으로 전압을 주어 그때 의 전류 변화를 측정한다.
참고문헌
물리화학실험 (동명사)
금속공학실험 (반도출판사)
도금표면처리 (문운당)
실험 결과
V
I (1차)
I (2차)
0
0
0
0.5
0.009
0.007
1.0
0.01
0.007
1.5
0.012
0.008
2.0
0.02
0.018
2.5
0.04
0.023
3.0
0.08
0.042
3.5
|
|
|
실험 내용을 집에서 연습해 보면서 어떤 방식으로 논리회로가 동작하는지 원리를 조금이나마 알게 되었고 그 결과, 이번 실험은 큰 문제 없이 빠른 시간에 해결할 수 있었다. 또한 교수님의 이해하기 쉽게 해주시는 설명과, 친절하신 조교님
|
|
|
step (2). 회로 식 유도
(4) Draw a circuit of AND and OR gates, trying to minimize the number of gates required by using common gates where appropriate. Factoring or multiplying out is required in some cases. 회로도 구현
(5) Convert to NAND or NOR gates as specified. nand ,nor 로 구현한 회로도
|
|
메뉴펼치기
