|
논리회로를 간략화하여 간단한 회로로 만들 수 있다는 것을 알 수 있었고 7-Segment의 원리와 숫자 표시기의 사용방법을 실험으로 확인 할 수 있었다. 전체적으로 회로구성이 복잡해짐에 따라 실험자의 실수로 회로구성이 잘못되 틀린 출력이
|
|
|
디지털회로실험및설계 예비 보고서 #2
( 부울대수와 카르노맵, RS Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 부울 대수로 논리식을 간소화하고, 실험으로 확인한다.
② 카르노 맵으로 논리식을 간소화하는 방법을 익힌
|
|
|
회로 설계, 구성 요소의 선택, 신호 흐름의 이해 등을 통해 회로를 구성하는 데 있어서 세심한 접근이 필요함을 느꼈다. 디지털 논리 회로의 설계에서는 AND, OR, NOT 게이트 등을 활용하여 더 복잡한 부가 회로를 구성하는 방법을 배웠고, 아날로
|
|
|
논리기호표현 방법이 1가지뿐 아니라 2가지라는 것을 알수 있었다. (ANSI/IEEE 논리기호)
마지막으로 가장중요한 NAND게이트를 여러개를 이용해 조합을 해서 회로를 구성하면 NOT게이트 , 버퍼게이트, NOR게이트 OR게이트도 만들 수 있고 NOR게이트
|
|
|
회로를 축소가능)
⑥ 각 카운터 Symbol을 연결하여 최종회로를 구현하고
compiler 와 simulator를 통해 카운터작동을 확인 한다.
( Group 기능 사용시 편리 )
① T-F/F 리셋 단자가 있는 symbol을 생성
② 초, 분을 표현하기 위해 10진 카운터를 설계한다.
|
|
|
회로 자체 내부의 부하로 인한 전압 강하라고 한다. IC회로 역시 앞서 실험1. 디지털 논리소자에서 사용한 재료들처럼 처음 사용해보는 재료이기 때문에 사용법에 대한 조금의 지식조차 없어 처음에는 많은 어려움을 겪었다. 하지만 처음 시작
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
회로를 만드는 것만 해도 중간에 실수를 하여서 출력 파형이 잘못 나오는 경우도 생기는데 어떻게 설계를 하는 것인지 궁금하기도 하다.
결과 및 토론
이번 실험은 OR, XOR게이트를 만드는 것과 펄스 파형을 이용해 OR, XOR의 논리게이트를 테스
|
|
|
Digital Principles and Application, Leach/Malvino (Mcgrow Hill) 59-63page
디지털 논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 논리작용의 기초
1. 목적
2. 참고 사항
3. 참고 자료
부울 대수와
|
|
|
공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. De Morgan의 정리
2. TTL NAND/NOR게이트의 정의와 동작
|
|
메뉴펼치기
