|
디지털 논리 설계
< 설계 주제 >
Counter를 활용한 디지털 시계
- 설계 목표 : Counter를 이해하고 Counter를 활용한
Counter시계(디지털시계)를 설계해 보자.
- 설계 요구사항 : T-F/F의 작동특성
T-F/F의 Symbol 생성법
시계의 초, 분, 시를 카운터를 활
|
|
|
디지털시계와 알람시계의 출력값을 비교하여 ‘1’을 출력
⑦ 알람 출력
비교기의 마지막 AND게이트에서 나온 출력에 의하여 클락 펄스가 발생, 스피커가 출력된다.
부품목록
IC : 7485(비교기), 7408(AND), 7400(NAND), 7490, 7492(Counter), NE555(발진용), 74
|
|
|
디지털 시계 카운터에서는 up-counter로만 구현되며 60 이상의 숫자 범위를 넘지 않도록 구현된다.
즉, 60s -> 1m
60m -> 1h
그러나 24h이 되는 찰나에 모든 s, m, h를 0값으로 보낸다.
==> 파형을 볼 시에는 뒤에 시와 분이 변하는 것도 보기 위해서
|
|
|
counter를 이용한 ‘1초’ 카운트
디지털 시계는 1 Sec 단위로 카운팅되면서 시간이 표시된다. 때문에 AVR의 Timer/Counter 기능을 이용하여 1 Sec 즉, 1hz의 주파수를 만들어 줄 필요가 있다.
그러기 위해서 16 bit인 Timer/Counter 1 을 CTC 모드로 사용하였
|
|
|
1. 디지털 시계 개요
일정한 Clock
발생된 Clock을 나눔
나눠진 신호를 초, 분, 시 단위로 카운트
각 단위 별로 7 segment 에 출력
시 단위를 이용 오전/오후
.
.
.
추가 기능/보완 점
추가 기능
MUX or Ring counter 이용 [요일]
10Hz 부분을 이용
|
|
 |
atmega128을 이용한 디지털시계구동 대회에서 최우수상을 수상한 작품입니다.
아래의 주소에 동작 동영상이 링크되어 있습니다.
http://minihp.cyworld.com/54429847/329258077
구현기능으로는....
1) 시간모드
- 현재 시간 출력
- 처음 시작
|
|
|
디지털 합성기를 이용한 PLL 모듈 설계 및 제작, 충남대학교 석사학위논문, 2003
[5] 하경수, DDS/PLL Hybrid 주파수 합성기 설계 및 제작, 충남대학교 석사학위논문, 2004
[6] 김용, C-Band용 VCO의 설계 및 제작, 충남대학교 석사학위논문, 1999
[7] 황수설, S
|
|
|
디지털 블록을 SYNOPSYS TM 의 VHDL 및 Design Analysis를 이용하여 설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip
|
|
 |
년 3월부터 11월까지 전자회로 학회 활동을 했습니다. 프로젝트 주제로 디지털시계와 다운로드기 설계를 부여받았고, 이것을 설계하였습니다. 그리고 현재는 자동주행 로봇 제작을 진행하고 있습니다. 시중에 출시된 제품과 차별성을 두는 것
|
|
 |
디지털 시계를 만들어 볼 수 있었습니다. 개인적으로 그래픽에 관심이 많아서 포토샵, 플래쉬, 일러스트를 책을 보고 따라하면서 시디 케이스를 직접 제작하여 친구에게 선물을 한 적도 있습니다.
◈ 지원동기 및 포부
제가 귀사에 지원하게
|
|
 |
counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에 기계어 파일을 넣어주는
|
|
 |
디지털신호처리설계 /
이 진 교수님
범용uDAQ-KIT를 이용하여
“태양전지를 이용한 광전식점멸기” 신호테스트
주요 내용
◎ 목 적 : 태양 전지를 이용한 광전식 점멸기의 각 테스트 포인트의 충전시간, 방 전시간 등을 측정하여 더 효율적인
|
|
메뉴펼치기
