|
Chapter 1. 관련 이론(Theoretical Background
① RLC 회로
RLC 회로는 전기 회로중 저항, 코일, 축전기로 이루어진 회로이다. 이 회로는 교류가 흐르면서 시간에 따라 전류의 세기와 방향이 변해도 각 순간마다 회로의 모든 점에서 흐르는 전류가 동일
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① Thevenin's theorem
회로이론에서는 테브난 등가회로는 두 개의 단자를 포함한 전압원, 전류원, 저항의 어떤 조합도 하나의 전압원과 하나의 직렬저항으로 변환시켜 전기적 등가를 설명했다. 교류시스템
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로 설계 기법을 사용하여 체계적으로 설계할 수 있다. 동기카운터란
동기카운터종류
-2비트 2진
-3비트 2진
-BCD 10진
설계절차
카운터 응용
|
|
|
많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현저 연세대학교 출판부
최신디지털논리회로, 하재철.문상재 공저 ok press
Digital Fundamentals Tenth Edition, Thomas L. Floyd, prearson
|
|
|
3장 연습문제풀이 3장 연습문제 풀이
|
|
|
실험에 대한 고찰 >
2년동안 군 복무를 마치고 복학한 후 첫 실험이라 배경지식도 많이 미흡하고 진행하는데에 있어서 어려움이 많았으나, 교수님의 간단명료한 설명과, 조교님의 자일링스 프로그램 설명 덕분에 큰 무리 없이 실험을 성공
|
|
|
회로도
라. 최종구현 회로(사진 첨부)
Time process part
그림
그림
Adjustment part
Representative part
그림
그림
1시간 동작 후 오차 확인
그림
그림
마. 구현된 회로 검증 내용
-오실로 스코프 출력 등
O s c i l l a t o r
(Oscillator output)
1/10M 분주 통과 파형
|
|
|
의 frequency를 얻을 수 있다.
회로를 디자인 할 때, logic works 4.0이라는 프로그램을 사용하였다. Step 1:State Diagram
Step 2:Next-State Table
Step 3:Flip-Flop Transition Table
Step 4:Karnaugh Maps
Step 5:Logic Expressions for Flip-Flop Inputs
Step 6:Counter Implementation
|
|
메뉴펼치기
