|
라고 한다.
setup time Ts는 클록의 상승 모서리 시점 이전에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말하며, hold time Th는 클록의 상승 모서리 시점 이후에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말한다.
< 74L
|
|
|
논리 1을 저장했다고 말할 수 있고, 리셋(reset) 상태에 있는 플립플롭은 논리 0을 저장했다고 말할 수 있다.
입 력
출 력
D
Q
0
0 1
1
1 0
[ 진리표 ] [ 회로도 ]
Ⅲ. 결론
논리 회로는 컴퓨터, 데이터 통신, 디지털 기록, 디지털 하드웨어를 필요로 하
|
|
|
와이어 속이 미세하게 끊어져 있을 수도 있고, 또는 납땜하는 과정에서 미세하게 전류가 통하지 않게 납땜을 했을 가능성 또한 배제할 수 없다고 생각한다. 1. 실험목표
2. 관련이론
3. 데이터시트
4. 실험
5. 실험결과
6. 오차 및 분석
|
|
|
논리회로가 단일 고착 고장이라 해도 다중 고착 고장으로 간주해 취급해야 한다.
복잡한 디지털 시스템 시험 방법
Scan Testing : Scan 입력에 대한 출력 관측. Internal scan 및 Boundary scan
BIST(Built-In Self Test)
그림 2.5.4 내부 스캔 테스팅 개략도
그림 2.5
|
|
|
실험자의 의지임을 다시 한번 알게 되었다.
참고문헌
- CMOS 아날로그 / 혼성모드 집적시스템 설계 (상, 하)
,이승훈 외 3명
- A/D 컨버터, 김재현, 1991년
- 전자회로실험, 이행세 외 1명, 2003년
- 디지털 전자회로, 유관식, 2001년
- OP-Amp 회로 실험, 강
|
|
|
회로
그림 6. 단상 교류회로의 전원전압, 전류, 저항에 걸리는 전압
그림 7. 단상 교류회로의 전력
3. 실험 기기 및 부품
- AC 전압발생기(함수발생기)
- 디지털 멀티미터
- 단상 교류전력계(Ac power meter)
- 저항 : 100Ω (5[W])
- 커패시터 : 4.7㎌, 10㎌ (
|
|
|
실험에서 우리는 7-segmant의 입 출력과 디지털의 제어로 숫자를 제어할 수 있음을 알았다. 이번 실험에서는 0~3까지의 간단한 회로를 만들었기 때문에 OR GATE를 썼지만 숫자가 더 많아질 경우에는 이것과는 다른 방볍으로 문제를 접근해야 한다.
|
|
|
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로를 이용하여 설계.
5.Simulation
<실험1>
<실험2>
<실험3>
References
www.alldatasheet.co.kr
pspice 기초와 활용
네이버 블로그 1.Title
2.Name
3.Abstract
4.Background
5.Simulation
|
|
|
실험하고 진리표를 작성하라.
C
0
0
0
1
0
1
0
0
1
1
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
1
1
⇒ 조교님께서 실험을 하지 말라고 하셨습니다.
고찰
이번 실험은 반가산기와 전가산기의 원리를 이해하고, 가산기를 이용한 논리회로 구성을 하는 실험이
|
|
|
회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
- 회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
일정 계획
≪ 표 ≫
계획 일치도 및 성과
［초기 스펙 및 계획］
• 555타이머와를 분주기를
|
|
메뉴펼치기
