|
자료 비트에 1개의 패리티 비트를 첨가하여 송신한다.
이러한 패리티 비트를 생성해 내는 회로를 패리티 발생기(Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
패리티 비트의 논리 값을
|
|
|
회로칩에 의해서 구성된 마이크로프로세서를 핵심으로 하여 컴퓨터로서의 기능을 수행하게 한 것이다. 마이크로컴퓨터의 명령어체계번지지정방식 등은 대형컴퓨터와 크게 다른 점이 없지만, 논리회로의 분산형식처리속도크기가격 등에서
|
|
|
회로칩에 의해서 구성된 마이크로프로세서를 핵심으로 하여 컴퓨터로서의 기능을 수행하게 한 것이다. 마이크로컴퓨터의 명령어체계·번지지정방식 등은 대형컴퓨터와 크게 다른 점이 없지만, 논리회로의 분산형식·처리속도·크기·가격 등
|
|
|
자료를 조사하면서 느낀 거지만 절대 쉬운 분야는 아니라고 생각이 든다.
하지만 이공계열 학생으로서 이 분야에 관심을 갖고 도전해본다면 결코 이루지 못할 것이 없다고 생각이 들었다.
6.참고 및 문헌
인터넷 :
·
www.machinenow.co.kr
·서울산
|
|
|
자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것은 다른 말로
|
|
|
자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상
|
|
|
디지털 회로 기술 언어 입문, 논리설계와 HDL의 기초』, 홍릉 과학 출판사
5. 최명렬, 『주문형 반도체 설계 ASIC DESIGN』, 하이테크정보
6. Stephen Brown/Zvonko Vranesic, 『Fundamentals of Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/i
|
|
|
자료화함으로써 거의 모든 회로에 대한 시뮬레이션이 가능하다.
Pspice는 1972년에 개발한 Berkely SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션 프로그램으로 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, S
|
|
|
-Power Point
자료
-충분히 이해하는 지를 파악한다.
-평가 문제를
푼다. 대단원 : 디지털 논리 회로
소단원 : 1) 수의 표현
2) 2진-10진수 변환과 2진수의 사칙 연산
3) 기본 논리 소자
4) 논리 대수와 기초 논리 회로
|
|
|
회로
(6) 그림4-9의 회로를 결선하고 입력 W, X, Y, Z의 변화에 따른 출력 F값을 측정하라.
그림4-9 간략화 회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
|
|
메뉴펼치기
