|
디지털공학개론) / 7 디지털공학개론_v1.0(220127) (1).pdf
고속 분산 멀티미디어 서비스를 위한 공유매체 접속제어 프로토콜의 성능분석 및 집적회로 구현 (II부:HCR 프로토콜용 집적회로 설계) / 강선무, 이종필, 송호준, 김대영 / 한국통신학회 / 1997
|
|
|
디지털 논리 설계에서는 **ASIC(특정 용도 집적 회로)**와 FPGA(프로그래머블 논리 소자) 설계를 심화 학습하고, 이를 기반으로 효율적이고 고성능의 하드웨어 개발을 목표로 하고 있습니다. Verilog를 통해 쌓은 디지털 설계 경험을 확장하여, 보다
|
|
|
논리 회로
(b) 타이밍도
[그림 2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
4. 참고문헌
디지털 실험, 이재곤 저, 신화전산기
|
|
|
회로나 회선
④ 최근 대부분 링크는 디지털화 되었고, 링크에 직접 연결되는 노드 자체는 디지털장비로 구현
※ 인터넷 주소 개념
① MAC Adress : 가장 근원적인 고유 주소, 16진수 12자리 예)00:10:5a:68:d4:28
② IP Adress ③ Domain Name : 계층구조
※ Subn
|
|
|
회로 구성으로 인해 우리는 디지털 공학책을 펴고 다시 공부 할 수 밖에 없었다.
래치는 출력과 입력이 엇갈려 있는 아주 특이한 회로이다. 래치의 그 기능이 참 특이한데 출력이 입력의 반대로 나오게 되는 것과 물리적인 스위치의 변환에 나
|
|
|
회로를 얻을 수 있다.
이 회로는 NAND 게이트 입력이 상한 전압보다 낮으면 출력이 높은 상태에 머무르게 되고 상한 전압에 이르면
출력 전압이 낮아져서 하한값까지 방전되었다가 다시 높은 상태로 전환되는 성질을 이용한 것이다
디지털 회
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
회로 속도제어에 대한 이해를 높일 수 있었다. 모터는 산업계의 많은 분야에서 이용되어지고 있고 응용분야 또한 VCR, OA기기, NC공작기계, FA기기 산업용 로봇 등 다양한 분야로 확대되고 있다. 이런 응용분야를 이해하기 위해 또한 DC 모터 서보
|
|
|
디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://kutacc.kut.ac.kr/~yjjang/digi2000/chap7.pdf (타 대학 교수님 홈페이지)
2. Data sheet 1. Title
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
|
|
|
논리식을 구할 수 있다.
부울 함수를 표준형으로 간소화하여 모든 변수가 포함된 정규형을 변환하는 것이 필요한데, 정규형을 먼저 구해야 표준형을 구할 수 있다. 1.아날로그 신호의 디지털 신호 변환 과정을 그림을 통해 자세히 설명해
|
|
메뉴펼치기
