|
논리합성이 될 수 없다. 대부분의 VHDL 합성기는 While-Loop문과 단순 Loop문을 지원하지 않는다.
2. 병행 처리문
하드웨어 회로에서는 입력선로에서 출력선로로 신호가 전달되어 처리될 때 순차처리되는 것이 아니라 병행처리된다. 따라서 하드
|
|
|
논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
|
|
|
논리적 곱셈을 나타낼 때 생략하는 경우가 흔하다. 그러므로 A B는 흔히 AB로 나타낸다. 표 7-1에는 대수의 기본 규칙들을 정리하였다.
표 7-1에는 부울 규칙들은 이번 실험에서 보여 주는 것처럼 실제 회로들에 적용될 수 있다. 예를 들어 규칙 1
|
|
|
논리펄스를 발생시키기 위한 제어 회로에 응용
순서도
존슨카운터(Johnson Counter)
존슨카운터(Johnson Counter)의 P펄스
직렬 연산 가산기
- 555 타이머 - 비안정
555 타이머는 클럭 파형을 공급하는 발진기로 이용할 수 있는 TTL 호환성 IC이다.
555는
|
|
|
회로를 구성하여 표 5-4의 BCD코드의 1의 보수와 2의 보수를 알아내면서 실험을 마무리 했다. 처음에 4장의 논리게이트를 구성할 때는 막힘없이 회로를 구성하였으나 Vcc에서 전압을 넣어주기 전에 1KΩ을 걸어 주어야 하지만 우리 조는 깜빡하고
|
|
|
논리 AND 게이트
a. 그림 3-9의 회로를 구성하라. 저항의 측정치를 기록하라.
b. 단계1)의 를 이용하여 의 이론치를 계산하라.
(계산치) = 0.7V
c. 를 측정하고 순서 b의 결과와 비교하라.
(측정치) = 0.612V
순서 b의 결과와 유사하다.
d. 그림 3-9의 각각
|
|
|
논리게이트 IC를 이용한 초음파 송신회로를 설계하시오.
- 앞에서부터 순서대로 40 kHz 고주파 발진부, 버퍼 및 전력 증폭부(IC:HC4049), 초음파 발진부이다. 마지막에 초음파 발진부에서 출력되는 주파수는 초음파 에너지(40 kHz)가 된다.
3) 초음파
|
|
|
논리 게이트를 이용하여 회로를 구성하여 실험을 하였는데, 그동안 알고 있었던 진리표와 같은 값이 나왔다. 이론적으로만 알고 있었는데 직접 실험을 통하여 더 확실하게 알게 되었다.
INVERT 를 연결해 줌으로써 AND+INVERT=NAND, OR+INVERT=NOR에 대
|
|
|
회로를 구현하였다. 7-세그먼트는 BCD 크기의 입력된 수가 10진수로 얼마인지를 나타내어 주었다. 2진 4비트 덧셈기로 이를 더해주고 exclusive-OR 게이트를 조합하여 스위치의 입력 신호에 따라 두 수를 더해주거나 빼주었다. 또한 4비트 크기 비교
|
|
|
용
<표 2 NAND 및 NOR 게이트의 응용>
입 력
출 력
A
B
회로(f)
회로(g)
전압(V)
논리
전압(V)
논리
0
0
0.24
0
0.21
0
0
1
4.17
1
0.22
0
1
0
4.17
1
0.21
0
1
1
4.17
1
4.18
1
(3) 종합검토 및 논의
(실습을 통하여 얻은 경험 또는 느낀 점, 검토 및 논의가 필요한 사항
|
|
메뉴펼치기
