|
위해서는 앞으로도 꾸준하게 공부를 해야겠다는 생각이 들었다. 이제 실습도 종반부를 향해서 달려가고 있는데, 기말 텀 프로젝트 준비도 꾸준히 하여 성공적으로 1학기를 마쳐야 겠다. 1. Purpose
2. Problem Statement
3. Sources & Results
|
|
|
기말 프로젝트로 A+받은 작품입니다.
NEC의 74LSXX 시리즈 칩을 주로 사용했습니다.
회로도만 보셔도 이해하기 쉽습니다. 1. 사용 부품 List
2. 기능
* 디지털 시계 회로도 (pdf파일/1 page)
|
|
|
회로가 전가산기이다. 전가산기는 두 개의 2 진수 X, Y와 자리올림수 C1을 포함하여 3비트를 더하는 조합 논리 회로다. 자리올림수 C는 입력 X, Y, C1 중 1이 두 개 이상인 경우에만 1이 되고, 합 S는 입력 X, Y, C1 중 1이 홀수 개이면 결과는 1이 된다.
|
|
|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
|
|
기말 텀프로젝트로 만든것입니다.
여타 레포트 싸이트에서 받는 자료는 대부분 VHDL을 이용한 것인데
이것은 블록 다이어그램을 이용한 회로 구성 파일들을 통째로 압축했습니다.
알람/달력/초시계/오전오후기능이 모두 가능합니다.
모듈
|
|
|
문헌
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm http://www.pyc.pe.kr/computersystem/chapt-22.html
디지털 전자회로 설계, 청암, 김응묵, p54-58 제1장. 서론
제2장. 본론
2.1 카운터
▶ 동기식 modulo-N 카운터
▶조합 논리 회로
제3장. 결론
후기
|
|
|
회로들은 비선형 발진기 또는 함수 발생기(Function generator)라 불리며 주파수 선택 회로망을 사용하지 않고 주로 쌍안정(bistable), 비안정(astable), 단안정(monostable) multi vibrator 회로를 사용한다. 각 multi vibrator는 op amp와 comparator 또는 digital logic gate
|
|
|
회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
- 회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
일정 계획
≪ 표 ≫
계획 일치도 및 성과
［초기 스펙 및 계획］
• 555타이머와를 분주기를
|
|
|
프로젝트에 임하게 된 거 같다
또한 혼자가 아닌 둘이서 하다보니 서로 토론을 하다보면 더욱더 좋은 쪽으로 풀리는거 같았고 실제로 그렇게 풀렸다.
이번 프로젝트는 나에게 한 단계 발전할 수 있었던 좋은 기회가 된 거 같다 Project 소개
|
|
메뉴펼치기
