|
o: tco from clock \"CLK\" to destination pin \"SEG_DATA[5]\" through register \"cnt[0]\" is 18.944 ns
Info: th for register \"D_FF:D1|Qc[6]\" (data pin = \"DIP_D[6]\", clock pin = \"clk\") is -4.847 ns
● Discussion
처음에는 D flipflop을 4개 사용하여 코드를 작성하였다. SEG8-7, SEG6-5, SEG4-3, SEG2-1
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2009.06.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
register \"cnt[2]\" and destination register \"A[0]\"
Info: tsu for register \"A[4]~_Duplicate_1\" (data pin = \"DIP_D[12]\", clock pin = \"CLK\") is 5.408 ns
Info: tco from clock \"CLK\" to destination pin \"SEG_DATA[5]\" through register \"B[0]\" is 21.316 ns
Info: th for register \"B[1]~_Duplicat
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2009.06.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Report analysis
총 34개 pin과 3개의 register
● Discussion : A와 B값의 크기에 따라 어떻게 뺄셈을 할 것인지 정해주는 if-else을 사용하여 계산한다.
partⅨ N-bit Binary to 2-Digit Decimal Converter (4<N<9)
● Verilog Code : if(DIP_D >= 100)begin
M = 100;
S = 0; end
● Test
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2009.06.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
between source register \"cnt[0]\" and destination register \"seg[0]\" (period= 7.7 ns)
Info: tsu for register \"seg[2]\" (data pin = \"SW_B\", clock pin = \"CLK\") is 7.819 ns
Info: tco from clock \"CLK\" to destination pin \"SEG_DATA[0]\" through register \"seg[1]\" is 17.234 ns
Info: th for regis
|
- 페이지 4페이지
- 가격 800원
- 등록일 2009.06.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Report analysis
21개의 pin사용
Longest tpd는 DIP_D[2]에서 SEG_COM[4]로의 17.353ns이다.
● Discussion
4bit의 switch를 조절하여 HELLO와 공백을 출력하게 되는데 part5와 같이 함수를 통하여 나타내려고 하였으나 계속 실패하여 위와 같이 각 경우에 해당하는 출력
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2009.06.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|