|
회로도 (b) 표시기호 (c) 진리표
그림 7 JK 플립플롭
(a) D 플립플롭 (b) JK 플립플롭
그림 8 PR/CLR 플립플롭
3. 예비보고서
3.1. NAND 게이트로 이루어진 R-S 플립플롭을 설계하라.
☞
3.2. [그림 6-2]에 Clear과 Preset 기능을 추가하라.
3.3. T 플립플롭에 대한
|
|
|
Counter 1 를 CTC 모드로 사용하였다. 그리고 프리스케일러의 분주비는 256, OCR1A 의 값은 624이므로 계산은 다음과 같다. Ⅰ. 목 표
Ⅱ. 개발환경
Ⅲ. AVR을 이용한 스탑워치 설계
1. 부품리스트
2. 회로도
3. 소스코드
4. 실험결과
5. 원리 및
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
counter 타입으로 설계
- D flip flop을 이용한 state table 작성
- 출력변수: 초기상태로 복귀하는 경우 1로 할당
(3) Load, Count 단자를 포함한 회로로 설계
1. multiSIM 을 이용하여 arbitrary sequence counter의 회로 작성
- 실험계획서에 따라 회로 작성
- Logic
|
|
|
회로
7. 설계 결과
① 소자선택
소 자
수 량
소 자
수 량
IC7490
2EA
IC7408
1EA
IC7447
2EA
7-segment
2EA
저항
4EA
③ 실제 구현회로
④ 결과 및 검토
25진 카운터 설계 결과 먼저 일의 자리 수를 0~9까지 표시를 하고 10이 되었을 때 십의자리로 가산을 시켜주
|
|
|
회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하 기보다는 수요하도록 반전되어 있다.
5. 그림 8-5의 회로는 단지 2개의 게이트만으로 설계 요구를 만족시키고 있지만 두 개의 서로 다른 IC를 필요로 한다. 어떤 경
|
|
|
카운터란 무엇인가?
1. 카운터란 일련의 플립플랍을 연결한 회로.
2. 입력하는 clock pulse에 대하여 출력 상태가 규칙적으로 변하도록 한다.
3. 트리거(trigger, 플립플랍회로를 펄스에 의해서 기동시키는 일) 방식에 따라 카운터는 비동기식
|
|
|
transparent RS
Edge-triggered RS 플립플롭
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털공학, 신화전산기획, 장은영
3. Didital Logic Application And Design, Yarbrough 관련이론
○ 래치(Latch)
○ 플립플롭(Flip Flop) 래치와 플립플롭 차이
|
|
|
end
end
endmodule 설계 프로젝트 Ⅰ
1. 카운터 설계
2. 분주기 설계
3. 시계 및 시 조정 회로 설계와 동작원리
4. STOP WATCH 설계 및 동작원리
5. 세그먼트표시기
6. 코드분석
|
|
|
플롭 회로를 사용하여 구성
- 동작하는 시간이 많이 걸리지만 간단함
- 플립플롭회로의 수를 n이라 한다면 2n개까지의 돌립된 상태의 수가 되므로 2n진계수기 라고 불림
- 2진 상향 계수기 : 계수기가 0인 상태에서 시작하여 1씩 증가함으로
|
|
메뉴펼치기
