|
반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.
전가산기 : 두 개의 비트 A, B와 밑자리로부터의 자리올림 C1을 더한 합 S와 윗자리로의 자리올림 C0를 출력하는 조합회로이다. 가산
|
|
|
산술논리연산회로(1) …………………………… 35
실험 6. 산술논리연산회로(2) …………………………… 35
1. 실험 목적 …………………………… 35
2. 기초 이론 …………………………… 35
3. 예비 보고서 …………………………… 4
|
|
|
이론 26
3. 예비 보고서 31
4. 실험 기자재 및 부품 33
5. 실험 방법 및 순서 33
6. 실험 결과 34
실험 5. 산술논리연산회로(1) 35
실험 6. 산술논리연산회로(2) 35
1. 실험 목적 35
2. 기초 이론 35
3. 예비 보고서 41
4. 실험 기자재 및 부품
|
|
|
이론뿐만 아니라 실제 회로 설계 및 최적화 과정에서도 유용한 정보를 제공할 것이다. 1. 실험 개요
2. 가산 결과 분석
3. 감산 결과 분석
4. 실험 방법론
5. 데이터 해석
6. 결과의 시사점
7. 문제점 및 개선 방안
8. 결론
9. 참고사항
10.
|
|
|
RS Flip-Flop 실험 (NAND게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
1
0
0
0
1
1
1
0
0
1
1
1
0
1
0
0
1
1
- RS Flip-Flop 3번 실험
S
R
CLK
Q
Qvar
0
0
0
x
x
0
0
1
x
x
0
1
0
x
x
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
0 1. 실험목표
2. 관련이론
3. 데이터 시트
4. PSpice 시뮬레이션
|
|
 |
이론
Ⅲ-1. I/O Module
Ⅲ-2. Ping-Pong Buffer
Ⅳ. Filter 설계
Ⅳ-1. Low Pass Filter
Ⅳ-2. LPF Code
Ⅳ-3. Band Pass Filter
Ⅳ-4. BPF Code
V. DSB-SC의 시스템 설계
Ⅴ-1. DSB-SC Modulation
Ⅴ-2. DSB-SC Demodulation
Ⅴ-3. Carrier 선정
Ⅵ. 결과 및 분석
Ⅵ-1. 구현 C
|
|
 |
설계 하였습니다.
[전력전자/A+] 전력반도체 소자와 전력전자 컨버터 회로에 대해서 학습.
[마이크로콘트롤러설계/A+] AVR Atmega16을 이용한 설계.
[제어공학실험(2)/A+] 회로를 이해하고 분석할 수 있는 능력을 학습.
[선형시스템/A+] 현대제어이론
|
|
 |
논리적이고 체계적으로 분석하고 해결하는 데 능숙합니다. 이러한 능력은 대학 시절부터 다양한 프로젝트와 인턴십을 통해 검증되었습니다. 특히, 반도체 설계 및 공정 최적화와 관련된 프로젝트에서 저는 기술적 도전과제를 극복하고 혁신
|
|
 |
회로 설계 45
나노기술 46
일반 반도체 공정 47
반도체 디바이스 48
최신 기술 49
경제 및 산업 동향 50
윤리 및 환경 51
? 전기전자 신소재관련 학위과정 입자지원자에 묻는 학술적 이론문제 52
전기전자 기초 52
전자기학 52
반도체 및
|
|
 |
회로 설계 42
나노기술 43
일반 반도체 공정 44
반도체 디바이스 45
최신 기술 46
경제 및 산업 동향 47
윤리 및 환경 48
? 전기전자 신소재관련 학위과정 입자지원자에 묻는 학술적 이론문제 49
전기전자 기초 49
전자기학 50
반도체 및
|
|
 |
논리대결'에 참여하여 2연승을 차지하기도 하였습니다. 이런 저의 열정과 에너지를 대우조선해양에서 발산하고 앞서 말씀드린 저의 비전을 함께 성취하고 싶습니다.
ㅇ사회생활과 연수경험 - 건설에 에세이 쓸때 참고 (한화건설)
아르바이트
|
|
메뉴펼치기
