|
제1장 컴퓨터와 디지털 논리회로 1. 디지털시스템 - 시스템의 정의: 입력과 출력을 갖는 검은 상자로서, 어떠한 목적을 달성하기 위하여 상호작용하는 구성요소들의 집합 2. 디지털 시스템의 장점 ① 디지털시스템은 구성요소의 처리과정이 매
|
- 페이지 47페이지
- 가격 6,500원
- 등록일 2009.05.20
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리게이트와 부울대수 3.1 논리연산과 논리게이트 3.2 부울대수 3.3 부울함수의 정규형 및 표준형 제4장 부울함수의 간소화 및 구현 4.1 개요 4.2 카노우 도표 방법 4.3 NAND 게이트와 NOR 게이트를 이용한 구현방법 제5장 조합논리회로 5.1 개요 5.2
|
- 페이지 28페이지
- 가격 5,500원
- 등록일 2009.03.27
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해하고, multisim프로그램을 처음으로 이용
|
- 페이지 3페이지
- 가격 800원
- 등록일 2017.06.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리식을 나타내고, X와 Y의 두 회로가 서로 같음을 증명하여라.
X, Y의 논리식이 동일하므로 서로 같은 회로임. 제목 : 부울대수와 드모르간의 정리
1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을
측
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2015.05.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
결과 논리회로 실습 보고서 - 비동기식 카운터
[1] 7476 IC 핀 배치도를 참조하여 아래 그림과 같은 비동기식 회로를 구성한다.
▌검토▐
▌시뮬레이션▐
[2] 7476 IC 핀 배치도를 참조하여 아래 그림과 같은 비동기식 회
|
- 페이지 3페이지
- 가격 1,300원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
결과 논리회로 실습보고서 - 불 대수와 드모르간의 정리
[1] 7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아래 회로를 구성한다.
▌검토▐
▌시뮬레이션▐
[2] 7402 IC 핀 배치도를 참조하여 4개의
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로는 어떤 회로인지 동작을 설명하여라.
▷ 실험 결과 2진코드를 입력받아 3초과 코드로 변환하는 회로임을 알 수 있습니다.
EX) 0000(0) -> 0011(3), 0101(5) -> 1000(8)
회로
결과
시뮬레이션 논리회로 실습 보고서 - 코드 변환기
[1] 7486 IC 핀
|
- 페이지 5페이지
- 가격 1,300원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT = X(
|
- 페이지 7페이지
- 가격 1,800원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
aly;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = '1' then
s_input <= '0';
elsif rising_edge(m_clk) then
s_input <= m_input;
en
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2012.12.24
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
지정된 VT+와 VT-에서만 state를 변화시킨다. ; VT+와 VT-사이에서의 입력 신호는 locked out이다.
.SChmitt-trigger gate는 아날로그 input waveform을 square 디지털 output waveform으 로 전환한다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
- 페이지 4페이지
- 가격 800원
- 등록일 2001.06.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|