|
r gate는 pull-up 회로가 필요하다.
.low state에서 gate의 output은 약해진 전류이다.
.둘 또는 그 이상의 서로 연결된 output이 있는 open collector gate는 OR-TIE operation을 수행한다.
.OR-TIE 연결은 open collector gate의 사용이 요구된다.
Exercise 4-2 Transfer Characteristic
|
- 페이지 4페이지
- 가격 800원
- 등록일 2001.06.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로(Logic circuit)
디지털 전자회로에서는 2진수 “0”과 “1”의 두 부호의 조합에 의해 필요한 정보를 나타내는데, 이 0과 1을 사용하여 입력정보를 처리하는 회로를 논리회로라 한다. 지금까지 2진수의 두 상태를 “1”과 “0”으로 표
|
- 페이지 38페이지
- 가격 3,000원
- 등록일 2011.09.05
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리회로와 컴퓨터논리회로
1. Boolean Algebra
1) 창시
1847 년 George Boole
2) 논리설계에 응용
1938년 Claude E. Shannon(BELL LAB.)
-> Binary Logic
2. 기본 논리 : AND, OR, NOT, (XOR or EOR)
- Boolean Algebra 의 기본 정리
* Duality Principle(이원성 원리, 쌍대성 원리)
어떤 명
|
- 페이지 18페이지
- 가격 9,000원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
순서 논리회로는 클록 펄스를 사용해서 여러 개의 플립플롭을 동시에 동작시키며, 비동기식 순서 논리 회로는 클록 펄스를 사용하지 않고 플립플롭을 동작 시킨다. 컴퓨터에서는 비동기식 논리회로를 사용하지 않고 동기식 논리회로를 사용
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2009.08.24
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
통과하는 게이트의 수도 적어야 한다. 간소화된 논리식은 회로의 게이트 수와 게이트 입력의 수가 최소화가 되고, 논리 레빌의 수가 감소하는 것이다.
카르노맵은 논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표로
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2024.04.10
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|