|
벡터 처리(vector processing)
3. 배열 프로세서(array processor) 구조
(a) 분산 메모리 모델
(b)공유 메모리 모델
4.systolic array
5.데이터 플로우(dataflow) 구조
6. Fault Tolerant 컴퓨터 시스템이란?
7.망구조(Network Archtecture)
8.DMA (Direct Memory Access)
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2006.10.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Array Processor)
3.1 배열 프로세서
4. 벡터 프로세싱(Vector processing)
5. Systolic Array
5.1 Systolic Array
5.2 비트 레블 슈퍼 Systolic Array
6. 데이터 플로우 (Data Flow)
6.1 데이터 플로우 동작 원리
6.2 데이터 플로우 구성
6.3 데이터 플로우 프로그램
6.
|
- 페이지 16페이지
- 가격 1,000원
- 등록일 2006.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
처리
▪▪▪▪▪
10-06
배열 처리기(array processor)
▪▪▪▪▪
10-06
다중 처리기(multiprocessor)
▪▪▪▪▪
10-07
벡터 처리기(vector processor)
▪▪▪▪▪
10-08
▲
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2010.01.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
처리기 : PE들 사이의 직접적인 전송이나 공유 기억 장치에 의해 이루어지며, 통신은 공유 기억 장치 없이 직접 이루어진다. (1) 파이프라인 처리
(2) 배열 처리기(array processor)
(3) 다중 처리기(multiprocessor)
(4) 벡터 처리기(vector processor)
|
- 페이지 11페이지
- 가격 1,500원
- 등록일 2003.12.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
벡터(vector) - 벡터 명령어가 실행되면 벡터(피연산자)의 각 항목들은 하나씩
파이프 라인에 나눠지고 파이프라인의 한 단계가 완성되는 동안
연기되는 기법
3) 배열 처리기(array processor) - SIMD 컴퓨터로 한 배열의 각 항목에 동시에
같은 명령어
|
- 페이지 37페이지
- 가격 3,000원
- 등록일 2007.02.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|