|
10.4
256.0
300.6
100
20π
500/π
200.4
138.8
-43.9
2.0 mA
188.9
147.5
340.7
427
100
20π
500/π
213.5
138.8
-43.9
4. 실험분석
이번 실험에서는 RL회로, RC회로와 RLC회로를 만든 다음 각각 다른 전류 값을 만들어 놓은 다음에 inductor와 축전지와 저항기의 전압을 각각 구하
|
|
|
회로 사진 >
< 필터 된 파형 - 최고 전압 측정 >
< 필터 된 파형 - 주기 측정 >
< 필터 된 파형 >
② 실험결과
계산값
측정값
오차
최고 전압(V)
주기(T)
③ 결과 분석 및 고찰
실험5의 회로는 브리지 정류회로와 저주파 필터를 연결한
|
|
|
회로판에 OP-AMP 회로를 구성한다.
여기서 이번 실험은 반전증폭기회로와 비반전증폭기회로를 구성한 다.
② 파워서플라이에서 입력전압을 맞추고 OP-AMP 회로에 입력전압을 걸 어준다.
③ 출력값의 전압값을 측정하고 입력값과 비교분석한다.
|
|
|
위상차가 나온다. 유도형 회로의 경우도 마찬가지로 실제 위상차는 이 되고, 만약 가 되어 이론상의 위상차가 나온다. 1.실험 목적
2.Data
①저항만의 회로
②인덕터만의 회로
③콘덴서만의 회로
④RLC공명회로
3.결과 분석
4.토의
|
|
|
회로를 변경하여 Mod-8의 회로를 그려라.
⇒ Mod-10회로에서는 각각의 클리어에 각자리수의 조합이 10( 1010 )이 되는 값을 넣었을 때 0000으로 set이 되게 하였다. Mod-8회로는 8 (1000) 이되었을 때 0000으로 set이되게 하여 D의 값이 1이 되었을 때 CLR에 값
|
|
|
회로 만들기 ※
설명 : 의도대로 피크 대 피크가 하나는 200mV, 하나는 21V가 나와 대략 100배의 회로를 구현했다.
6. 오차 및 분석
- 이번 실험에서는 실험 결과가 예상 이론값과 거의 유사하게 나왔고, 파형도 반전 및 비반전 되어 잘 나왔다.
밑은
|
|
|
보안하였다. ▣ 설계 목적
▣ 설계 이론
▶동기식 modulo-N 카운터
▶시간을 표시하기 위한 디코더 설계
▶오전/오후 표시 회로 설계
▶시간 설정 회로
▣ 설계 결과정리 및 분석, 고찰
▶디지털 시계 결과사진
▶분석
▶고찰
|
|
|
측정값
계산값
측정값
계산값
측정값
계산값
측정값
1
5V
3.198mA
3.209mA
2.422mA
2.423mA
2.422mA
2.424mA
0.423mA
0.424mA
3. 분석
실험①
- 직렬회로에서 저항 R1, R2, R3 에 걸린 전압은 각각 15.074V, 1.524V, 1.902V인데 전체 전압은 18.513V로써 각저항에 걸린 전압의
|
|
|
폭으로 증가하였고, 역방향일때는 순방향일때보다 약간 큰 전압에서 제너항복을 보였다.
2) 전원전압을 변화하는 경우
전원전압 변화(입력전압 6.618V)
이전단계 역방향회로(입력전압 20V)
분석 : 입력전원전압을 변화시키는 것인데 우선 이전단
|
|
|
구해낸다.
양단전압이 1V가 되는 경우 ,
1.5V가 되는 경우 , ,
2V가 되는 경우 , ,
4V가 되는 경우 , ,
6V가 되는 경우 , ,
3). 예비 실험 결과 분석 및 고찰
위의 회로도는 직렬연결이고 가변저항의 크기에 따라 각각 전압강하가 일어난 것을 확인
|
|
메뉴펼치기
