|
회로를 분석해 본다면 따라서 1번 회로는 NOT회로이므로 입력전압이 low일 때 논리적으로 high 값이 들어오게 되므로 회로는 차단 되게 된다. 따라서 모든 게이트들이 low값을 받게 되면 모든 회로는 차단되므로 출력전압 Y값은 풀업저항에 걸린 5
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
회로를 구현할 수 있게 한다. OR 게이트를 3개의 NAND 게이트로 대치하여 그림 8-5의 회로를 변경하고 보고서에 제공된 여백에 새로운 회로를 그려라.
6. 실험순서 5의 회로를 구성하라. 입력의 모든 조합을 테스트하여 보고서 표 8-3의 진리표를
|
|
|
회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해하고, multisim프로그램을 처음으로 이용
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
스피커는 눌러주는 스위치에 따라 다른 소리를 내게 됩니다.
결과
간단한 회로 구성을 통해 도, 레, 미, 파, 솔, 라, 시, 도와 반음 구현이 가능한 피아노를 구현해 보는 회로를 심층분석하여 multisim을 이용한 simulation을 하여 보았습니다.
|
|
|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
논리식으로 표현하면 K5=C5+S4S3+S4S2 이다. 이 논리식을 이용하여 BCD가산기 회로를 완성하면 그림 7(d)와 같다. 그림에서 위쪽 이진병렬가산기의 출력 값이 10 이상인 경우, 즉 K5=1인 경우에는 아래쪽에 있는 이진병렬가산기의 한쪽 입력에 0110(+6)
|
|
|
|
논리 회로
2장 디지털 부속품
3장 데이터의 표현
4장 레지스터 전송과 마이크로 연산
5장 기본 컴퓨터 구조와 설계
6장 기본 컴퓨터 프로그래밍
7장 마이크로 프로그램된 제어
8장 중앙처리장치
9장 파이프라인과 벡터 처리
10장 컴퓨터
|
|
|
하나 이상의 입력과 적어도 하나의 출력이 있는 논리 회로에서 각 출력의 논리값이 현재 상태와 현재 입력의 조합으로 정해지는 논리 회로임. 순차회로(발표자료)
1.정의
2.상태도
3.상태표
4.카르노맵
5.회로도
|
|
메뉴펼치기
