|
멀티미터로 출력 전압을 측정하여 게이트들간의 관계를 확인하였다. 원래 결과값이 0V와 5V만 나와야 하지만 결과값은 0.1549~0.63V 정도의 오차가 발생하였다. 비교적 낮은 수치의 오차이기에 부울대수의 정리를 쉽게 확인해 볼 수 있었다.
|
|
|
정리이다.
3. 실험기기
5v 전압원
IC: 74HC00, 74HC02, 74HC04(2개), 74HC05, 74HC08, 74HC11, 74HC32, 74HC86
(보고서 맨 끝에 참고자료)
전압계 또는 오실로 스코프
4. 실험방법
실험 1 3-input AND gate 구성
위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하
|
|
|
다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)
● 결과보고서
○ 비고 및 고찰
○ 문제
○ 고찰
|
|
|
험 1과 실험 2의 결과를 검토하고 이를 부울 대수식으로 표현하여 보아라
NOR게이트(실험 1)를 NOT와 AND만으로 나타냈기(실험 2) 때문에 결과가 같았다. 부울대수식으로 정리하면 다음과 같다.
이 식은 드모르간 정리 1번에 해당된다.
결과는 AND
|
|
|
결과가 부울대수의 어떤 정 리에 해당되는지를 쓰시오.
(AB)+A=Z (AB)+A=A 정리7
4.(1) [그림 2-6] 회로를 구성하고 <표2-6>의 입력전압을 인가했을 때 출력(Z1) 전압을 측정하여 기록하시오.
입 력
출 력
A
B
C
Z1
Z2
0
0
0
0
0
0
0
5
0
0
0
5
0
0
0
0
5
5
5
5
5
0
0
0
|
|
메뉴펼치기
