|
전압 전류식은 다음과 같다.
(2.16)
(2.17)
다음 그림은 부하 를 종단된 무손실 전송선로에 전원 와 전원 임피던스 가 연결
된 시스템으로 보여주고 있다.
그림 2.4 무손실 전송로에 부하 ZL 을 종단시킨 등가회로
부하절에서 과 인 점에서 전류와
|
|
|
회로의 Q-factor라 한다. 공진주파수에서는 코일이나 capacitor 양단의 전압이 저항 양단의 전압의 Q 배
오른쪽의 그림은 공진주파수가 같고 Q 값이 다른 여러 공진 곡선을 그린 것이다. 그림에서 보듯이 Q 값이 클수록 공진곡선의 폭이 좁아져 예리
|
|
|
전압정격을 갖는 open collector 형 TTL을 사용할 수 있다. <그림 13.8>의 회로를 구성하고, 4001의 핀 1과 핀 3의 파형을 관찰하여 구형파가 나오면 그 파형의 전압레벨을 측정하라.
인 가 전 압
구형파의 전압레벨
4001 핀
+5
+5.0
핀 1
핀 3
+15
+5.0
+15
+
|
|
|
회로에서는 인덕턴스 값을 갖는 회로를 저항과 직렬로 연결한후 교류 전압을 가해 주었을때 파형을 관찰 해 보았다. CH1은 함수발생기과 인덕터 사이에, CH2를 인덕터와 저항 사이에 연결하고 주파수를 가했을 때 파형의 상태를 보았다. 그 결
|
|
|
회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저항 RL
|
|
|
회로는 ZR = R과 ZR = 1/jωC 인 두 복소수 impedance가 입력 복소수 전압 V를 나누어 갖는 voltage divider 회로로 생각할 수 있다. 따라서 저항 양단의 복소수 전압 VR과 VC는 각각
,(29)
(30)
가 된다. 이 식들의 절대값을 취하면, 식 (26)과 식 (27)이 된다.
(3)
|
|
|
전압 전류와의 관계를 유도할 수 있었다.
회로에서 전압이 걸리면 전류가 흐르며 병렬회로에서는 전체전류는 각 저항에 흐르는 전류를 더한 것과 같다. 부하가 병렬일 때 걸리는 전압은 전원전압과 모두 동일하고 전류는 저항이 작을수록 많
|
|
|
회로는 ZR = R과 ZR = 1/jωC 인 두 복소수 impedance가 입력 복소수 전압 V를 나누어 갖는 voltage divider 회로로 생각할 수 있다. 따라서 저항 양단의 복소수 전압 VR과 VC는 각각
,(29)
(30)
가 된다. 이 식들의 절대값을 취하면, 식 (26)과 식 (27)이 된다.
(3)
|
|
|
부하가 아닌 다른 트랜지스터들에 접속되기도 한다.
≪ 그 림 ≫
a. 대신호 동작
① 대신호 동작이 회로가 선성적으로 동작하는 입력 전압의 제한된 범위를 예시한다.
② 회로 동작의 중요한 양상, 즉 출력 파형이 포화되어
|
|
|
부하저항은 어떠한 역할을 하게되는가?
2. 제너 다이오드에 흐르는 전류가 거의 0㎃일 경우 제너 다이오드는 정전압 범위를 이탈하게 되는데 이때 제너 다이오드가 높은 임피던스 값을 갖는 이유는 무엇인가?
전류가 0㎃이므로 전압이 0V 이다
|
|
메뉴펼치기
