|
회로의 주파수 응답 전압을 구하라. 이때 항상 실험이 진행되는 동안 함수 발생기의 기준 전압을 로 유지해야 한다.
③ [그림 1] 고역 통과 필터회로에 함수 발생기를 (0 dBm *에 해당)로 맞추고 차단 주파수 부근(700~900Hz)에서 좀더 좁은 단계로
|
|
|
부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.
≪ 그 림 ≫
3.1 브리지회로에서 에 걸리는 전압과 에 흐르는 전류는 얼마인가?
▶ KVL법칙을 적용하면
Mesh 1
15 = 390(i₁ - i₂)+ 470(i₁
|
|
|
갖는 저항의 값을 멀티미터로 측정해 보았는데 측정된 값과 저항의 표시값이 저항에 표시된 오차 범위 안에 충분히 들어맞았다. 또 핸드폰 배터리와 카세트에 들어가는 네모난 배터리의 전압, 저항, 전류를 측정해 보았는데 전압과 저항은 측
|
|
|
회로 실험 -
제출 : 2008.10.9.(목)
소속 : 공과대학 건축학부
건축공학과
학번 : 2006042008
이름 : 김보정 5. 실험결과
⑴ 1개의 저항과 1개의 축전기가 직렬연결
⑵ 2개의 저항과 1개의 축전기가 직렬연결
⑶ 1개의 저항과 2개의 축전기가 직렬
|
|
|
관측. Internal scan 및 Boundary scan
BIST(Built-In Self Test)
그림 2.5.4 내부 스캔 테스팅 개략도
그림 2.5.5 주사경로를 갖는 순차논리회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC 없음
|
|
|
갖는 순차논리회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃
|
|
|
회로전류와 전하량 변화는 위와 같이 나타나게 된다.
[3] 오차 분석
- 멀티미터를 촬영하여 시간 간격을 임의로 설정하고, 충·방전 과정의 시간에 따른 측정 전압을 표로
기록하였다. 본 과정 중 실험자의 측정 오류가 발생하였을 것이다.
- 멀
|
|
|
회로에는 관계 없이 항상 등가전압원과
등가저항을 직렬로 연결한 것과 같다는 점을 알수가 있었다. 또한 테브닌 등가회로 양단에 연결된 부하저항이 연결되었을 경우와 마찬가지로 동일한 전류가 흐르고 동일한 전압이 흐르는 것을 실험을
|
|
|
회로 설계를 위한 추가 연구가 필요하다. 향후 연구에서는 다양한 주파수 특성을 고려한 능동 부하의 설계 및 최적화 방안에 대해 탐구할 예정이다. 이를 통해 공통 소오스 증폭기의 응용 영역을 더욱 확장하는 것이 가능할 것이다. 이번 실험
|
|
|
부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사인파 10kHz을 입력한 후, 주파수를 바꾸면서 출력을 측정하여 이득을 구하시오.
- 실험을 진행하기에
|
|
메뉴펼치기
