|
형 소자들로만 이루어진 회로로 저항의 변화가 없을 때 전압과 전류가 서로 비례 하는 회로를 말한다. 테브난 정리의 경우 원래의 회로를 전압원과 합성저항으로 간단하게 등가회로 를 구성하는데 회로가 선형회로이어야 원래 회로의 합성저
|
|
|
회로이론』, McGraw-Hill Korea, 2007, p.163.
4. 연구 결과와 적용 가능성
본 논문은 부하저항의 크기 변화에 따른 전력계산과 미분을 이용한 수치 계산 두 가지 모두를 통하여 이 와 같을 때 에 걸리는 전력인 이 최대가 되는 것을 알 수 있었다. 이것
|
|
|
선형소자의 정의는 무엇인가? 저항은 선형소자에 속하는가?
⑤ 그림 1.8 의 회로가 선형회로인지 비선형회로인지를 결정하고, 그 이유를 설명하시오.
(3) 비선형소자
표 1.5
-3
-2
-1
0
1
2
3
-3.14
-2.53
-1.002
0
0.55
0.61
0.63
0.2
0.2
0.2
0
0.45mA
1.44mA
2.40mA
①
|
|
|
12장 테브낭 정리
실험 목적
1. 선형저항성 회로망을 테브낭 등가회로로 변환한다.
2. 여러 가지 부하저항의 효과를 비교함으로써 <목적1>의 회로망과 테브낭 회로가 등가인 것을 증명한다.
이론요약
• 테브낭 정리
|
|
|
회로를 그리고 부하 R3에 공급되는 전력을 구하라
(4) 앞 장의 실험 과정과 비교하여 Thevenin정리의 편리함을 고려해 볼 것.
다. 실험3 : Norton의 정리
Norton의 정리는 2단자 선형 DC회로망을 단일 전류원과 단일 저항기로 대체할 수 있다는 정리이다
|
|
 |
선형 부하로는 1kVA 용량의 단상전파 다이오드정류기에 RC 병렬부하를 연결하여 사용하였다. 부하저항으로는 50[Ω]의 저항을 사용하였다.
그림 7은 시뮬레이션에서와 같이 전원전류가 고조파성분을 제거하고 정현파의 형태로 보상됨을 볼 수
|
|
메뉴펼치기
