|
12장 테브낭 정리
실험 목적
1. 선형저항성 회로망을 테브낭 등가회로로 변환한다.
2. 여러 가지 부하저항의 효과를 비교함으로써 <목적1>의 회로망과 테브낭 회로가 등가인 것을 증명한다.
이론요약
• 테브낭 정리
|
|
|
형 소자들로만 이루어진 회로로 저항의 변화가 없을 때 전압과 전류가 서로 비례 하는 회로를 말한다. 테브난 정리의 경우 원래의 회로를 전압원과 합성저항으로 간단하게 등가회로 를 구성하는데 회로가 선형회로이어야 원래 회로의 합성저
|
|
|
선형, 쌍향성 수동소자로된 회로망의 한 지로에 전압전원을 삽입할 때 다른 임의의 지로에 흐르는 전류는 후자의 지로에 동일한 전압전원을 삽입할 때 전자의 지로에 흐르는 전류와 같다" 는 내용이다. 이는 물론 회로망 내의 한 지로에 삽입
|
|
|
회로망을 접속하였을 때 전원회로를 하나의 전류원과 병렬 저항으로 대치한다.
#1.Go : 전류원을 개방하고 출력단에서 구한 합성저항.
#2.등가전류원(Is) : 부하저항을 단락(short)시켰을 때, 단락 도선에 흐르는 전류의 크기
예)노튼의 등가회로
ab
|
|
|
회로망 기술 규정과 회로소자
- 결합회로의 극성표시
- 비선형 소자
[1] 결합회로
≪ 그 림 ≫
그림1. 유도 결합 회로
코일 1에 i1 전류 흐름 → 주위에 자기장 생성 → 일부의 자력선이 코일 2에 쇄교
dФ
v = N ──
|
|
 |
회로망을 공부하면서 파라메타의 의미에 대해서 공부하였습니다.
나노/바이오공학
이 과목은 첨단 나노기술을 이용하여 반도체 제작에 필수적인 각종 공정방법에 대해서 배웠습니다. 또한 발표 및 토론수업을 통하여 미래의 기술과 탄소튜
|
|
메뉴펼치기
