|
순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(
|
|
|
통 클럭에 의해 트리거될 때, 래치의 출력이 직접적으로나 조합논리를 지나서나 자신 또는 다른 래치들의 입력이 될 수 없다.
플립플롭 회로는 공통 클럭에 의해 동작하는 순차회로의 일부로서 순차회로가 잘 동작하도록 설계되어야 한다.
|
|
|
순차논리회로의 기본소자는 플립플롭으로서 이 소자는 클럭이라는 입력이 변화하는 순간에만 또 다른 입력값(예를들면, D, T, J, K)의 상태에 따라 출력값이 결정되는 소자이다. 따라서 클럭이 변화되는 순간에 입력값의 상태가 판단되기 위해
|
|
|
연산이 이루어지고 있음을 확인할 수 있다.
이로써 1 port General Purpose Register File의 설계가 완료되었다. ① General Purpose Register File의 시뮬레이션 결과
① SR Latch(with clock)의 설계
② D Flip-Flop의 설계
③ General Purpose Register File(1 port)의 설계
|
|
|
순차 논리 회로
(b) 타이밍도
[그림 1] 2비트 비동기 2진 카운터
클록펄스
Qb
Qa
10진수
1
0
0
0
2
0
1
1
3
1
0
2
4
1
1
3
5
0
0
0
[표 1] 2비트 비동기 2진 카운터의 상태도
동기 카운터(synchronous counter)는 클록 펄스가 모든 플립플롭의 CP입력에 연결되며, 공통
|
|
 |
논리 회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌
|
|
메뉴펼치기
