|
플립플롭의 개수이고, 출력상태의 가지 수 를 가진다. 실험2에서는 MOD-10 카운터와, 디코더를 이용한 7-segment표시기를 사용하여서, 7-segment에 출력값을 넣어주는 디코더에 따로 출력값을 알 수 있게 빼놓고 7-segment와 의 측정값을 확인하였다.&nbs
|
|
|
클럭의 제어를 살펴본다.
각 소자의 논리게이트를 이해하고, 이에 맞게 연결시킨다.
7세그먼트의 간단한 조작을 이해한다. 1.실험 제목
2.실험 목적
3. 관련 이론
4. 실험 기기 및 재료
5. 실험 방법
6. 유의사항, 주요 관찰 사항
|
|
|
JK=10을 입력해보았다. 그 결과 Q=4.346V NQ=0.025V를 출력했고 이것은 이진값으로 1,0을 의미한다. JK=10일 때 JK플립플롭은 Q=1, NQ=0을 출력하며 이것은 세트 의 역할을 한다고 할 수있다. 마지막으로 JK=11을 입력해보았다. 실험결과 Q=0.037V, NQ=4.345V 의
|
|
|
시간을 측정하라. 보고서에 측정된 시간을 기록하고
제조사의 데이터 시트의 최대치와 비교하라.
♠ 참고 자료 ♠
● 그림 17-2 (a) 번 시뮬레이션
● 그림 17-2 (b) 번 시뮬레이션 ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
|
|
|
실험목적
2. 실험이론
2-1. NOR, NAND Gate
2-2. 기본 플립플롭
2-3. JK 플립플롭
3. 실험과정
4. 실습문제
4-1. SR 플립플롭은 몇 가지 상태가 있는가?
4-2. 게이트로만 구성된 SR 플립플롭을 구성하시오.
4-3. SR 플립플롭을 시뮬레이션 하시
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
실험 순서 4. 리플 카운터 :
종속 연결된 플립플롭은 그림 16-4처럼 리플 카운터 회로에서 주파수 분할을 수행하는데 사용된다. 그림 16-4는 74LS76 안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보여주며 QA는 CLOCK 진동수의 1/2 이며 QB는 CLOC
|
|
|
2] 링 카운터와 존슨 카운터의 구성
예비 보고서
D 플립플롭을 사용하여 직렬 입력/병렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오.
J-K 플립플롭을 사용하여 병렬 입력/직렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오.
실험기
|
|
|
Q는 0이 나오게 된다. JK 플립플롭이 기능을 수행하기 위해서는 PRESET=CLEAR=1이 되어야 한다.
따라서 PRESET의 역할은 Q를 1로 초기화하고 CLEAR의 역할은 Q를 0으로 초기화 할 때 사용한다. 1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
|
|
메뉴펼치기
