|
앞서 실험한 토글과 일치하는 형태였다.
실험 순서 4. 리플 카운터 :
종속 연결된 플립플롭은 그림 16-4처럼 리플 카운터 회로에서 주파수 분할을 수행하는데 사용된다. 그림 16-4는 74LS76 안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보
|
|
|
력한 래치 회로
EN 신호가 1일 때만 동작하도록 회로를 설계
EN 입력이 1이면 S와 R의 입력이 래치 출력에 영향을 줄 수 있으나
EN 입력이 0이면 S와 R의 입력에 무관하게 되어 이전 상태를 유지
→ gated RS 래치(gated RS latch)라 한다.
3. RS 플립플롭(RS
|
|
|
면 보수가 나오는 것을 생각하여 회로를 구성하려고 하였으나 T플립플롭이 없는 관계로 JK플립플롭을 사용 하여 J와 K에 같은 입력을 넣어 줌으로써 T플립플롭과 같이 사용할 수 있게 하였다.
(3) 555 Timer
: 타이머를 이용하여 특정 주파수의 클
|
|
|
플립플롭 : 동기식 플립플롭
래 치 : 비동기식 플립플롭
플립플롭이란?
1. 플립플롭의 기억용량
2. 플립플롭의 개요와 동작
3. 타이밍관련 매개변수
준비시간과 유지시간
전달지연시간
최대 클럭주파수
4. 종류
SR 플립플롭 vs. D 플
|
|
|
주파수 관점에서 과낯ㄹ한 결과 <그림 8>과 같은 시간도표상의 그래프를 얻을 수 있었다.
7. 연습 문제
A. IC 74109 에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지에서 gate들의 천이상태를 timing diagram으로 그려서 동작을
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
메뉴펼치기
