|
쌍대성(Duality)
불 대수식의 쌍대성 정리(duality theorem)를 논리 회로의 설계에 적용한다.
① 논리 회로가 주어지면, 그것의 쌍대성 회로(dual circuit)를 다음과 같은 방법으로 찾을 수 있다.
- 모든 AND 게이트를 OR 게이트로 바꾼다.
- 모든 OR 게이트를
|
|
|
식과 진리표
2-3. 기본 정리
2-4. 교환, 결합, 분배 법칙
2-5. 드모르간의 법칙
2-6. 부분곱화(Multiplying out) 및 인수화(Factoring)
2-7. 쌍대성의 정리(Duality theorem)
2-8. Exclusive-OR와 동치연산
2-9. 정 논리(Positive logic)와 부 논리(Negative logic)
|
|
|
Yab로 표시하지 않아도 되며, 편의에 따라서는 임피던스 Zab로 표시해도 된다. 그러므로 노튼 정리는 테브난 정리와 서로 쌍대성(duality) 관계에 있음을 알 수 있다. 1. 실험 목적
2. 관련 이론
3. 실험 장비
4. 실험 방법
5. 참고 문헌
|
|
|
쌍대성 정리, 사실 이 두 최적값이 같다는 것이 강한 쌍대성 정리이다.
목적:
조건:
위와 같이 표준형으로 나타낸 선형 계획 문제가 있을 때, 그 쌍대 문제는 아래와 같이 나타낼 수 있다.
목적:
조건:
- 알고리즘
심플렉스법
심플렉스법은
|
|
|
쌍대성의 정리>
<정 논리(Positive logic)와 부 논리(Negative logic)>
a. 0볼트를 논리 0으로, +V볼트를 논리 1로 하는 정 논리.
☞ 정 논리 : 두 개의 전압 레벨 중에 낮은 것을 논리 0으로 대치하고 높은 것을 논리 1로 대치한다.
b. +V볼트를 논리 0
|
|
메뉴펼치기
