|
ound를 주고 가변저항을 연결하니 바로 한방에 되어서 이것에 시간을 지체한 것이 억울했지만 우리조가 이번 실험은 1등으로 끝마칠 수 있었기 때문에 대단히 만족스러운 실험이었다.
교재질문
1. closed loop 이득 표에서 입력 전압과 귀환 전압
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2015.01.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험
※ 실험 이론
1. OP-AMP (operational amplifier, 연산 증폭기)
- 연산을 위해서 사용할 수 있는 일종의 차동증폭기.
- 바이폴러 트렌지스터나 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 아날로그 IC(Integrated Circuit)
- 기본기능은 선형
|
- 페이지 10페이지
- 가격 2,500원
- 등록일 2015.12.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자회로실험 예비보고서
1장. 연산 증폭기 기본 회로
1. 실험 목적
이상적인 연산증폭기의 특성을 파악하고 연산 증폭기를 이용한 기본 회로인 비반전 증폭기, 반전 증폭기, 가산 증폭기, 적분기의 회로 구성과 동작 원리를 이해한다.
2. 이론
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적
2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
- 페이지 5페이지
- 가격 1,200원
- 등록일 2008.12.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
증폭기를 비반전 증폭기라 한다. 신호전압은 비반전 입력단자로 인가되고 입력소자 R1과 귀환소자 R2에 의해 출력전압의 일부가 반전입력 단자로 귀환된다. 출력전압 V0는
로 주어지고
전압 이득 Av는
이다.
3. 실험결과
실험 1. 기본 연산 증폭
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2008.12.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|