|
전압을 사용한 반전증폭기의 출력전압을 측정하면서 실험이 늦춰지기 시작했는데 입력전압의 10배나 증폭되어서 출력된 것이다. 1㏀, 2㏀인 저항을 써서 2배정도의 전압을 구해야 했기에 반전증폭기회로를 10번 넘게 다시 구성해서 측정해봤
|
|
|
my.netian.com/~twssd/8051a/dac.htm Ⅰ. 서론
Ⅱ. 본론
1. DAC의 종류 및 특성
2. DAC의 parameter
3. R-2R Ladder Type DAC
4. 필요한 기초지식
5. 제작한 R-2R LADDER TYPE DAC
6. 제작한 4bit DAC
7. 실험 순서
8. 측정결과 및 분석
Ⅲ. 결론
|
|
|
모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사인파 10kHz을 입력한 후, 주파수를 바꾸면서 출력을 측정하여 이득을 구하시오.
- 실험을 진행하기에 앞서서 주어진 200kohm으로 표기된 저항
|
|
|
측정한 저항값은 약 1.486kΩ이다. 저항과 커패시터가 직렬로 연결 되어 있으므로 5V 의 전압을 분배하여 전압강하가 일어나는데 f=1kHz일 경우에는 커패시터의 임피던스 값과 저항의 값이 거의 비슷하여 xy모드에서 원형의 그래프를 관측 할 수
|
|
|
측정 전압의 크기는 5v/div 로 조정한다.
④ 표 6과 같이 신호발생기의 주파수를 각각의 경우에 맞게 조정하여 실험을 진행한다. 이때 오실로스코 프의 신호가 정지되지 않고 흐를 경우 stop 단추를 눌러 신호를 정지시킨다.
⑤ standard모드에서 두
|
|
|
전압이 측정되었지만 작은 값이라 무시하였다.
▶ 신호발생기 하나를 이용하여 공통모드 영향을 제거한 순수한 차동 모드 증폭률을 구하는 방법 : 한가지방법은 MOSFET 출력 양단의 차를 고려할 경우 실제 상황에서는 출력 저항 가 동일하지 않
|
|
|
측정하는 데 사용된다. 이 과정에서 전체 시스템의 성능을 결정짓는 중요한 요소가 되므로, 적절한 설계와 튜닝이 필수적이다. Ⅰ. 오프셋 전압과 슬루율의 이해
1. 오프셋 전압의 정의
2. 오프셋 전압 측정 방법론
3. 오프셋 전압 조
|
|
|
모드 / 차동모드) 해석--------------------(p.8)
(3) 이론값들과 시뮬레이션 값 오차비교-------------------------(p.9)
(4) 시뮬레이션을 통한 CMRR dB 측정------------------------(p.9)
(5) 시뮬레이션을 통한 포화영역 확인-----------------------(p.9)
(6)저항 값
|
|
|
전압을 점진적으로 증가시킨다. 첨두 출력 신호 전압을 측정한 후 기록한다. 이것이 회로 내의 귀환 저항기들에 대한 최대 무왜곡 출력 신호값이다.
3. 오실로스코프를 이용하여 증폭기의 입력 신호 Vin을 측정하고 기록한다.
4. 증폭기의 이득
|
|
|
저항값 측정 시 DC supply 나 다이오드 등을 저항과 함께 브래드보드에 연결한 상태에서 저항값을 측정하였더니 저항이 크게 나왔다.
7. DMM으로 저항값을 측정할 때 DMM이 흘려보낸 전류가 저항을 지나 다시 DMM으로 들어오게 되는데 이때 다시 흘
|
|
메뉴펼치기
