|
경우 합성 저항을 어떻게 구하는가?
3) 전압분배칙과 전류분배칙은 무엇인가?
4) KCL과 KVL이란?
4. 실험
(1) 옴의 법칙 실험
(2) 저항의 직렬 및 병렬 연결일 경우 합성 저항 실험
(3) KVL 법칙 실험
(4) KCL 법칙 실험
5. 고찰
6. 실험후기
|
|
|
.
위 계산에서 알 수 있는 중요한 결과로, 인덕터에 걸리는 전압의 위상은 저항에 걸리는 전압의 위상보다 90도 뒤처지고, 캐패시터의 경우는 90도 앞선다는 점이다. 저항의 경우 소스(위상 0도)보다 44.35° 뒤처지는 것으로 나타났다. 없음
|
|
|
전압이 측정 되지 않았던 이유는 E2의 (+)단자가 E1의 (-)단자 즉 접지에 바로 연결되었다는 점이다. 그것을 수정한 후에는 전압이 제대로 인가되었고 순조롭게 실 험을 끝낼 수 있었다. 1.실험제목
2.관련장비
3.관련이론
4.실험결과
|
|
|
회로 S-parameter 값을 안정시켜 놨지만 최대이득과 Noise에서 문제가 발생하였다. 원래 설정했던 DC 동작점이 이 8mA였는데 좀더 이득을 높여보고자 20mA까지 올려봤다. 이득도 20dB를 찍었고 NF도 1.0~1.1dB 수준이었고 상당히 좋은 결과가 나와서 그대
|
|
|
결과 Capture 및 내용
7. 참고문헌
1. 블럭도
2. 각각의 회로도
▶ 전원
동작설명 :
ΔV 값은
= 0.7 (변조도) 로 계산하며, 따라서 ΔV=1.429 가 된다.
여기서 ΔV값을 가지고,
위의 회로도에서, 을 구하기 위해, 전압분배법칙을 적용하여
= 1.429를 풀면, 다
|
|
|
[V]
8.201 [V]
9.427 [V]
9.583 [V]
9.746 [V]
① (= 100으로 가정)
②
③
④
⑤
실 험 결 과
<표 6-3> 전압분배기 바이어스회로 실험결과 기록표
측 정 량
측 정 값
이 론 값
트랜지스터
트랜지스터
1.932 [V]
2.05 [V]
1.254 [V]
1.35 [V]
2.67 [mA]
2.87 [mA]
5.3 [V]
|
|
|
결과가 쉽게 나왔다.
우선 첫 번째 회로에서의 저항을 하나의 등가저항으로 합성한 뒤 회로를 간단하게 했다. 그리고 전체 전류를 또한 구할 수 있었다. 그리고 직렬회로에서는 전압분배가 일어나므로 각 저항에서의 단락되는 전압을 구할
|
|
|
전압분배법칙).
공통드레인, 게이트 ,소스 나름대로의 이점들을 살려 다단으로 증폭기를 설계하면 좋은 이득 고입력 저출력 저항을 가지는 증폭기를 설계할 수 있습니다,
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬
|
|
|
회로도를 그려서 설명하라. (b) 예상보다 큰가, 작은가? (c) 이 측정을 통하여 실제 DMM으로 측정한 전압을 어느 정도까지 믿을 수 있는가?
(a) 측정 전압을 이용하여 DMM의 내부저항을 계산하라. 회로도를 그려서 설명하라.
전압분배법칙을 이용
|
|
|
본론
A. 접지방식에 따른 증폭회로
B. 공통이미터(CE : Common Emitter) 증폭기
ⅰ. 입출력 특성
ⅱ. 직류 해석
ⅲ. 교류 등가회로
ⅳ. CE증폭기의 전압이득
ⅴ. 전압이득의 안정도
ⅵ. 공통이미터 증폭기의 위상반전
III. 결론
IV. 참고사항
|
|
메뉴펼치기
