|
회로
저항 값을 1K, 10K, 100K로 입력을 변환하면서 그 출력 값의 변화를 보는 것이다. 그리고 위의 그래프를 통하여 R의 저항값이 증가함에 따라 출력 전압도 증가함을 알 수 있다.
12-3 콘덴서 분할회로
펄스 입력을 가하여 C에 걸리는 전압을 보
|
|
|
전압의 값은 13.6V였다. 이는 이론값 13.75V와 매
우 비슷한 값이다. 따라서 지정된 조건을 만족하는 병렬회로를 설계하였다.
※ 각 가지로 지정된 전류가 흐르게 하는 전류 분할회로 설계
→ 각 가지로 흘러야 할 전류의 값은 9.0mA, 4.0mA, 2.0mA이다.
|
|
|
준비
2 RL을 사요하여 25-3회로 구성, VPS = 15V, IL 측정,
3 BC 양단에 걸리는 전압을 측정한다. 이전압이 VTH
4 회로에서 전원을 제거한다. AD 사이의 도선을 연결하여 단락시킨다.
5 B점과 C 점의 사이의 저항값 측정, 이것이 RTH이다.
6 VPS = VTH되록 조정
|
|
|
실험 No.
학번
성명
제출일
검 인
# 6
20101319
박수형
4월 11일
실험 제목
전압 및 전류 분배 회로실험
1. 실험의 목적
① 전압 및 전류 분배 회로의 개념을 이해한다.
2. 관련이론
(1) 전압 분배 회로
저항성 전압 분할 회로는 저항들의 연결로 구성되
|
|
|
x (1.184kΩ+1.188kΩ) = 3.494V
VCD = = (1.473mA) x (1.188kΩ) = 1.750V
RL= = = 0.874kΩ
Steps 7
I1 = = = 0.805mA
VBD = = (0.805mA) x (1.184kΩ+1.188kΩ) = 1.909V
VCD = = (0.805mA) x (1.188kΩ) = 0.956V
RL= = = 0.318kΩ 18. EXPERIMENT
전압 분할기에 대한 부하의 영향
★ 실험 고찰 ★
|
|
|
회로모델
3) 비반전 회로
그림은 기본적인 비반전 회로로서, 입력신호가 비반전 단자(즉, (+) 단자)에 가해지고, 출력신호의 일부가 반전단자 (즉, (-) 단자)에 되먹임 된다. 여기서가 출력전압의 분할기 역할을 하고 있다. 이때 연산증폭기가 이
|
|
|
정하라. 이들 두 저항을 사용하여 아래 그림과 같이 전압 분할기 회로를 구성하고 저항 에 걸릴 전압을 계산하라.
1 ㏀
1 ㏀
2.5 [V]
2.5 [V]
각 저항에 걸리는 전압을 멀티미터를 사용하여 가장 높은 정밀도로 측정하라. 이 실험을 10 ㏀ 쌍, 47 ㏀
|
|
|
전압계로 의 전압을 측정하여 를 통해 의 영역이 어디에 속하는지 판별하고 의 전압을 측정하여 를 통해 의 영역이 어디에 속하는지 판별한다.
F. 전압 분할기 바이어스 회로에서 테브난 저항과 등가전압의 표현식을 유도하라.
- ,
G. 전압 분
|
|
|
전압이 전원 전압의 2/3을 넘으면 타이머 시간이 종료합니다.
DISCHAREGE (DIS) : 콘덴서를 방전합니다
＋VCC : 플러스 전원
2. 시뮬레이션 요약
1)
주기 : 1.059ms 주파수 : 944.8Hz 크기: 1V
2)R4 = 10k
R4 = 100k
3)
C1=1nF
C1=2nF
3. 실험 절차
(1)그림 12. 1의 회로
|
|
|
고 있다.
2.3 캐패시터 분압회로
교류전압이 그림1.5에서와 같이 직렬로 연결된 캐패시터에 인가되면 캐패시터들 사이에서전압이 분할된다. 각 캐패시터 양단의 전압 이며 직렬회로에서는 각 캐패시터에 흐르는 전류 는 같다.
용량성 리액턴
|
|
메뉴펼치기
