|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
- 페이지 4페이지
- 가격 3,300원
- 등록일 2013.07.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
소신호에 대한 임피던스를 감소하게 만들어 주는 것이다.
2.
2.1 이번 실험에서 배운 내용은 무엇인가?
공통 소오스 증폭기에 대해서 알아보았고 이것의 이득은 실험결과 수배-10배정도로 나타났다. 이것은 소자값을 조절해 줌으로써 변동이 가
|
- 페이지 7페이지
- 가격 3,300원
- 등록일 2013.07.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
PRENTICE HALL Robert L.Boylestad Louis Nashelsky Ⅰ목적
(1) JFET 증폭기의 바이어스 회로를 고찰한다.
(2) FET 소오스 접지 증폭기의 특성을 조사한다.
(3) FET 드레인 접지 증폭기의 특성을 실험한다.
Ⅱ이론
(1)바이어스 회로
(2) 접지방식에 따른
|
- 페이지 10페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
소하는 지점이 대역 이득의 0.707배가 되는 시점이기 때문이다. 즉, 대역이득의 약 70%가 되는 지점부터 증폭기가 제대로 동작한다고 말할 수 있다. 1. 실험 목적
2. 실험 장비
3. 이론
4. 실험 내용 및 결과
1) 저주파 응답 계산
2) 저주파
|
- 페이지 9페이지
- 가격 2,000원
- 등록일 2021.05.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
비를 프롯하라. 이 비는 증폭기의 출력 임피던스와 같다.
답 : = 3.9㏀
9. 이 값이 주어진 최대 조건을 만족하는가?
답 :만족한다.
10. 만족하지 않을 경우 주어진 값을 얻기 위한 과정을 제시하라. 제목
실험 목적
실험 장비
이론(PSpice 포함)
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2021.05.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|