|
k 할 수 있는 주파수 범위이다.
2) Lock range : PLL이 lock된 상태에서 이 lock을 유지할 수 있는 주파수의 범위이다.
5. FM복조
LC 발진기에서 capacitance 가 바뀌면 발진 주파수도 변하게 된다. 즉, capacitance의 제어 전압에 따라 주파수가 바뀌므로 FM(freque
|
|
|
실험
2. PSPICE Simulation
1) 실험1 바이어스 전류 및 전압
분석 : 다음은 각 트랜지스터에 인가되는 전압 및 흐르는 전류에 대한 시뮬레이션 결과를 나타낸 값이다. 이것을 통하여 DC analysis를 할 수 있다. 수정전 회로도에 대하여 Ideal current source로
|
|
|
급격히 증가하게 되는데 이때가 문턱전압이 된다는 것을 확인할 수 있었다. 가 되고 의 식에 숫자를 넣으면 은 가 되는 것을 알 수 있었다. 1. 제목
1) MOSFET 기본 특성
2. 예비보고사항
3. PSPICE Simulation
1) 실험1.1
1) 실험1.2
|
|
|
10) A급 음성 증폭기 및 푸시풀 전력 증폭기
2. 목적
3. 실험 결과 및 분석
1) 실험 1.1
4. 고찰 사항
5. 토의
1. 제목
1) 실험1. A급 음성 증폭기
2) 실험2: 푸시풀 전력 증폭기
2. PSPICE Simulation
1) 실험1
2) 실험2
|
|
|
공학개론(Cook(이적식, 유태재) 사이텍미디어 2nd)
8. RL 회로에서의 주파수에 따른 전압 추이(Log-Scale)
9. 커패시터 변화에 따른 파형 변화(47㎌ → 470㎌)
10. 인덕터 변화에 따른 파형 변화(56 → 560) 1. Title
2. Name
3. Abstract
4. Background
5. Simulation
|
|
|
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로를 이용하여 설계.
5.Simulation
<실험1>
<실험2>
<실험3>
References
www.alldatasheet.co.kr
pspice 기초와 활용
네이버 블로그 1.Title
2.Name
3.Abstract
4.Background
5.Simulation
|
|
|
실험상에서는 출력이 왜곡되지 않아서 앞과 동일한 입력 신호로 함
표 25.3
10㎑
50㎑
100㎑
300㎑
500㎑
1.33V
1.30V
1.29V
1.26V
1.17V
600㎑
700㎑
900㎑
1㎒
2㎒
1.10V
1.04V
962㎷
874㎷
539㎷
증폭기의 전압이득을(dB 단위로) 계산하여 표 25.4를 채워라.
10㎑
50㎑
1
|
|
|
실험“, 인터비젼
http://asic.postech.ac.kr/3.Class/1.Classes/04_332/exp12.pdf
http://terms.naver.com/entry.nhn?docId=1619690&cid=50373&categoryId=50373
http://picaso.hannam.ac.kr/courses/Undergraduate/EEcirLab2/Lectnotes/14%EC%9E%A5%EB%B0%9C%ED%91%9C.pdf 제목
실험 목적
실험 장비
이론(PSpice
|
|
|
PSpice 모의실험 20-1
주어진 회로는 그림 20-1와 같다.
이론
실험 12에서 J2N4393에 대해 는 15.86 mA, 의 절대값은 1.5V 였던 것을 상기하라.
1. 이 증폭기의 해석을 시작하기 위해 바이어스 점 분석을 수행하고 이 회로의 직류 전압과 전류를 얻어라.
답
|
|
|
실험에서 얻은 측정값과 비교하라.
7. 모의실험을 통해 얻은 교류 이득이 이론값, 측정값과 차이가 날 경우, 그 이유에 대해 설명하라.
이론
PSpice 데이터로부터 입력과 출력 임피던스 계산
앞에서 20ms동안 시간 영역(과도상태) 해석을 수행한
|
|
메뉴펼치기
