|
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. Adder
2.1.1. Half Adder
2.1.2. Full Adder
2.1.3. 4-bit Ripple Carry Adder
2.2. 4-bit Comparator
Ⅱ. 본론
1. 실험 장비
2. 실험 방법
|
- 페이지 20페이지
- 가격 3,000원
- 등록일 2025.06.06
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator
목차
1. Lab04(post).docx
2. Lab04(pre).docx
1. Lab04(post).docx
4주차 실험인 Combinational Logic Design 1의 주제는 산
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
. 특히 디지털 회로는 이러한 이진 값을 처리하는 데 특화된 구조 1. Logic
1.1. Arithmetic Operation
1.2. Operation of 2D Convolution, ReLU function, and Max-Pooling
1.3. Finite State Machine (FSM)
2. Design
3. Simulation Result
4. Discussion
4.1. Strength
4.2. Weakness
|
- 페이지 7페이지
- 가격 3,000원
- 등록일 2025.06.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. Encoder
2.2. Decoder
2.3. Multiplexer
2.4. Demultiplexer
Ⅱ. 본론
1. 실험 장비
2. 실험 방법
2.1. 3 × 8 Decoder
2.2. 4 × 2 Encoder
2.3. 2 ×
|
- 페이지 20페이지
- 가격 3,000원
- 등록일 2025.06.06
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. Combinational Logic
2.2. Sequential Logic
2.3. Flip-Flop
2.4. Data Transfer
2.5. Serial Input Parallel Output(SIPO)
2.6. Linear Feedback Shift Register
|
- 페이지 19페이지
- 가격 3,000원
- 등록일 2025.06.06
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|