|
회로는 두개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로 β의 실효값(β_D)은 각 트랜지스터 값의 곱과 같다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 3
실험방법 및 유의사항 11
참고문헌 11
(별지) 측정 Dat
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
f. 그림 3-9에서 두 입력을 0V로 놓고 (두 입력을 회로 접지에 연결) 의 이론적인 값을 계산하라.
(계산값) = 0V
g. 를 측정하고 순서 4(f)의 결과와 비교하라.
(측정값)= 0.591V
약간의 오차가 있으나 비슷하다.
5) 브리지 회로
a. 그림 3-10의 회로를 구성
|
|
|
회로에 R = 100Ω으로 하여 설정된 입력을 인가하고 결과적인 출력 파형을 그림 6-14에 그려라. 결합 스위치를 사용하여 = 0V 선을 잘 설정하고 DC 위치에 놓고 파형 를 보아라. 선택한 수직, 수평 감도를 아래에 기재하라.
수직 감도 = 2V
수평 감도
|
|
|
회로에 연결하라. 와 를 측정하고, 저항의 측정값을 이용해 를 계산하라. 결과를 아래에 기록하라.
8.50 V
3.722 mA
추가로, 빌린 JFET 트랜지스터의 와 값을 기록하라.
9.62 mA
-3.87 V
이 빌린 트랜지스터를 쓸 경우 와 의 값이 순서 3에서 지정된 설계
|
|
|
안정도가 높아짐
Ve=1/10Vcc~1/4Vcc의 값을 가지며 이에 따라 출력 전류가 달라지므로 이 값은 전체적인 회로의 값에 영향을 미침 01. 실험 목적
02. 실험 장비
03. 이론 개요
04. 실험 과정
05. 실험 결과
06. 토의 및 고찰
07. 질의응답
|
|
|
결과와 비교한다.
(측정값) = -1.793V
(측정값) = 12.72V
(측정값) = 2.282V
(측정값) = 10.44V
(측정값) = 0.05V
% (계산값) = 5.47%
% (계산값) = 1.45%
% (계산값) = 2.91%
% (계산값) = 22.78%
% (계산값) = 0%
3)전압 분배기 바이어스 회로
전압 분배기 바이어스 회로
|
|
|
동요 등에 의한 우연 오차가 있을 수도 있다.
그래도 공통 소스 FET에서 와 이 하는 역할을 알게 되었으며, 보고서 작성중 트랜스컨덕턴스 이 무엇인지 어떠한 기능을 하는지를 명확히 알 수 있었다. 1. 실험결과
2. 검토 및 고찰
3. 토의
|
|
|
결과의 적절성을 보여라. (두 주기의 입출력 파형이 출력되도록 설정, Run to time = ) ※ Diode : 1N4148
1. 반파 정류회로
2. 반파 정류회로
3. 반파 정류회로
4. 전파 정류회로
5. 클램퍼 회로
6. 건전지를 포함한 클램퍼 회로
Reference
[전자회로실험]
이
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
메뉴펼치기
