|
결과가 나온 것이라고 생각됩니다. 이론값을 구할 때는 문턱전압의 값을 3V라고 생각하고 계산하였습니다.
공식 를 이용하여 를 계산하면 다음 표를 만들 수 있습니다.
1.5
0
2.0
3180
2.5
710
3.2
330
4.5
180 1. 실험 목적
2. 이론
3. 실험기기 및 부
|
|
|
제너다이오드가 역전압을 견디지 못하고 covalent bond가 깨져버리기 때문에 순간적으로 역방향에 전류가 크게 흐르게 되는 것이다. 실험주차
실험목적
실험개요
이론적 배경
1. PN Diode
2. Zener Diode
실험방법
토의/고찰
|
|
|
이득은 약 0.9664가 나왔습니다.
이 값들은 CC버퍼 증폭기의 전압이득인 2.5688보다 작은 값들로, CC버퍼 증폭기가 작동하여 소신호 이득이 증가하는 것을 확인할 수 있습니다. 1. 실험 목적
2. 설계
3. 이론
4. 실험 기기 및 부품
5. 예비 실험
|
|
|
138.332u-114.675u = 23.657u
=> 5.0V의 90%인 약 4.5V의 값부터 10%인 약 0.5V의 값까지의 변화 시간을 측정해보면, 약 23.657us가 나오게 됩니다.
=> 위 그래프에서 약 0.2ms까지가 한 주기입니다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비 실험
|
|
|
R2.Id이다.
3. 실험기기 및 부품
(1) N-channel MOSFET CA4007 (1개)
(2) 저항1.5k(2개), 5k(1개), 10k(3개)
(3) 커패시터 0.1uF(2개), 0.1nF(1개)
(4) 함수발생기1대
(5) 직류 전원공급기1대
(6) 오실로스코프1대
4. 실험
1) CS (Common-Source) Amplifier 1. 실험 목적
2. 이론
|
|
|
실험 결과>
<실험 3-1. 무부하 실험(기준저항과 커패시터의 병렬 연결)>
<실험 3-2. 부하 실험(부하저항 추가)>
<실험 3-3. 무부하 실험(2번째 커패시터 추가)>
<실험 3-4. 부하 실험(2번째 커패시터와 부하 저항 추가)>
④ 바이어스된 2중 다이오
|
|
|
컬렉터에서 얻는다. (d) 전압이득은 1보다 크다.
⇒ 공통베이스 증폭기의 특성으로는 위상차가 존재하지 않으며, 입력임피던스는 낮고 출력임피던스는 높다. 또한 입력단자는 이미터단자이고 출력단자는 컬렉터단자이다. 마지막으로 전압이
|
|
|
회로에서 fc=750Hz, G=1.32, Q=4.2, C=0.001 일 때 다음을 구하여라.(1) ⇒ (2) 저역차단주파수(), 고역차단주파수()⇒
④ PSPICE 시뮬레이션
일 때, 회로 구성
일 때, 시뮬레이션 결과
일 때 차단주파수는 596.616Hz, 922.788Hz 의 두 주파수임을 알 수 있었고 대
|
|
|
실험에서의 전류와 달리, 이론상의 시뮬레이션에는 0.8V까지는 증가폭이 그리 크지 않았다. 그러나 대체적인 다이오드의 동작 성향은 일치함을 알 수 있다.
다음은 역방향 바이어스시 다이오드에 흐르는 전류를 측정하였다. 역시 측정 결과는
|
|
|
브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것으로 보이며, 이번 실험이 BJT를 이용한 마지막 실험이었는데, BJT에 대한 마지막 실험이 제대로 되지 않아 아쉬운 마음이 들었다. 1. 실험 결과
2. 비고 및 고찰
|
|
메뉴펼치기
