|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
결과 Modulation input이 증가할수록 PWM 듀티는 증가하는 것을 확인 할 수 있었고, PWM 듀티가 증가하면 출력이 High state의 비율이 증가하는 것이기 때문에 DC 모터의 속도가 증가한다고 할 수 있습니다.
그리고 1초 계수기 실험에서는 회로를 구성하
|
|
|
어느 것과 유사한가?
(a) 공통베이스 증폭기(b) 공통컬렉터 증폭기
(a) 공통이미터 증폭기
⇒ 위상과 동일하다는 점에 이어 각각의 회로의 배치를 살펴보면 BJT의 공통컬렉터증폭기와 유사함을 알 수 있다.(위에서 자세히 설명)
|
|
|
회로의 경우, (+)전압이 잘리지 않는 이유는 다이오드가 어떻게 되기 때문인가?
(a) 역방향 바이어스되기 때문이다. (b) 순방향 바이어스되기 때문이다.
⇒ 실험 1과 반대로 다이오드의 극성이 바꿨기 때문에 입력전압의 양의 반주기동안 역방향
|
|
|
생성한다. 이것은 실험을 통해 기본적으로 알게된 사실이며 또한 그림1의 미분기 회로에서 입력단에 Rs의 저항을 연결하였는데, 이것의 사용의 목적은 입력단을 통해 들어오는 noise를 방지하여 안정된 입력신호를 확보하기 위한 것이라는 것
|
|
|
회로로 구성된 저역통과필터이므로 20dB/decade의 두배인 40dB/decade(6dB/octave의 두배인 12dB/octave)의 기울기를 가지고 감소하게 된다. 결국 답은 -12dB/octave가 된다.
5. 차단주파수가 500Hz이고 필터의 입력신호가 3000Hz이면 dB 응답은 얼마인가?
(a) -3dB(b)
|
|
|
결과 캐패시터값을 크게 증가함으로써 생기는 단점도 몇가지 있었는데, 캐패시터의 값이 커지는 만큼 충전주기(T)도 증가하게 됨으로써 실험을 하는데 어려움이 생기고, 또 다른 점으로는 처음으로 회로에 전압을 인가할 경우 Short상태인 캐
|
|
|
회로 실험결과 기록표
측 정 량
측 정 값
이 론 값
트랜지스터
트랜지스터
1.932 [V]
2.05 [V]
1.254 [V]
1.35 [V]
2.67 [mA]
2.87 [mA]
5.3 [V]
6.26 [V]
4.13 [V]
4.911 [V]
①
②
③
④
⑤
<표 6-4> 컬렉터 피드백 바이어스회로 실험결과 기록표
측 정 량
측
|
|
|
회로의 컬렉터 포화전류는 대략 얼마인가?
(a) 4㎃ (b) 7.5㎃ (c) 10㎃ (d) 15㎃
⇒ Vcc=VCE+ICRC+IERE, 즉 Vcc=VCE+IC(RC+RE)에서 컬렉터 포화전류일 경우에는 VCE가 0 V 일 경우 이므로 다시 식을 재정리하면 Vcc=IC(RC+RE)가 된다. 각각의 값을 대입하면 15 V = IC (1K +
|
|
|
회로에서 , , , PIV, , ％리플을 계산하여라.
3.2 아래의 회로에서 , , , PIV, , ％리플을 계산하여라.
4. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp183-187. 1. 실험 결과
2. 검토사항
3. 연습문제
4. 참고문
|
|
메뉴펼치기
