|
실험한다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4. 실험 내용 및 결과
5-1. 문턱전압
5-2. 병렬 클리퍼
5-3. 병렬 클리퍼 (계속)
5-4. 병렬 클리퍼 (정현파 입력)
5-5. 직렬 클리퍼
5-6. 직렬 클리퍼 (정현파 입력)
6-1. 문턱
|
|
|
회로에서 Vdc를 구할 때는 두 개의 Si 다이오드를 통과 하므로 2VT를 빼야 하는데 처음에 하나의 다이오드의 값만 빼서 실험 결과값이 크게 달라졌었다.
10) 트랜스포머의 2차 전압을 설정하기 위해서는 DMM으로 확인하며 함수 발생기로 1차 전압
|
|
|
결과를 참고하면, 한 구조가 다른 구조에 비해서 β 변화에 보다 민감한 명백한 이유가 있는가?
고정바이어스 회로는 를 계산하는 과정에 β가 포함되므로 β의 변화에 더 민감하다.
5. 실험결론
1. 트랜지스터의 값은 전류와 전압을 결정하는 핵
|
|
|
회로 내부에서 발생하는 저항에서 발생한 것이다.
6 ) 문턱전압
이론 개요에서 정의한 것처럼 각 다이오드의 점화 전위(문턱 전압)를 특성곡선 그림으로부터 결정하라. 그림2-5에 근사화한 직선을 보여라.
(Si) = 0.63V
(Ge) = 0.3V
실험결과
1. 역방향
|
|
|
전압 신호의 주기를 알려면 수평감도 와 수평칸수를 곱하여주거나 고등학교 때 배웠던 공식인 주기는 진동수 분의 1이라는 공식을 사용하여도 됩니다. 0. 실험 목적
실험 이론
실험 내용 및 결과
토의 및 고찰
질의 응답
|
|
|
안정하다 하지만 전압 분배기 바이어스 처럼 안정하지는 않다.
전압분배 바이어스 -Q점이 가장안전하고 회로는 복잡하다 1.제목
2.목적
3.기본이론
4.실험방법
(1)사용 기계
(2)사용 부품
5.결과 및 고찰
(1)결과
(2) 고찰
|
|
|
같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다. 1. 실험결과
2. 검토 및 고찰
|
|
|
변동, 측정자의 주의력 동요 등에 의한 우연 오차가 있을 수도 있다.
무엇보다 FET의 여러 가지 Bias 회로에 대해서 알 수 있었고, 각 Bias 마다 전압의 특성, FET의 용도에 대해 명확히 알 수 있었다. 1. 실험결과
2. 검토 및 고찰
3. 토의
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
메뉴펼치기
