|
및 오차범위가 낮은 소자를 사용해야 할 것이다.
5. 실험 후기
이번 설계과제는 이론적으로는 그리 어려운 과제가 아니었으나, 실제로 회로를 구성하고 측정 해 보았을 때 생각만큼 잘 나오지 않았다. 처음에는 별 생각 없이 전체 gain = 100 정도
|
|
|
보고서, 회로 동작, 납땜, 회로 배치
3. 평가 반영 비율
실습보고서 및 패턴도
20%
동작
40%
납땜
30%
배치
10%
4. 수행 평가 방법 및 채점 기준
○ 100점 만점
- 저항, 콘덴서, 트랜지스터, LED, 스위치 의 특성에 대한 보고서 작성 10점
- 비안정 멀티 바
|
|
|
회로의 트랜지스터에서 β가 증가한다면 VB는?
(a) 감소한다. (b) 증가한다.
(c) 근본적으로는 그대로 유지된다.
⇒ VB=Vcc×R2/(R1+R2)에서 VB값은 전혀 β의 영향을 안 받는 것을 알 수 있다 그러므로 트랜지스터의 β의 감소나 증가로 인해서 VB값은 영
|
|
|
회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저항 RL
|
|
|
가변저항양단의 걸리는 전압의 합을 나타내는 값과 비교해 보면 약간의 차이가 남을 확인 할 수 있었다. 예를 들어 자세히 설명하면 실험 1에서 채널 1의 파형은 인가전압의 파형이므로 언제나 같음을 알 수 있다. 또한 채널 2에서는 이 회로가
|
|
|
회로에서 RB를 낮추면?
(a) IB가 감소한다. (b) Ic가 증가한다.
(c) VCE가 증가한다. (d) 위의 모두가 일어난다.
⇒ 회로에서 RB의 값을 낮출 경우 IB=(|VEE|-0.7V)/(RB+β×RE)에서 IB값이 증가하게 되고 이것은 IC값의 증가로 이어진다. IC값이 증가하게 되면
|
|
|
회로에서 이미터 바이패스 캐패시터를 제거하면 전압이득은?
(a) 증가한다. (b) 감소한다. (c) 변하지 않고 그대로이다.
⇒ Av=[Ic×(RC||RL)]/[ie×(r'e+RE1)]=(RC||RL)/(r'e+RE1)
=(3.9kΩ||3.9kΩ)/(17.397Ω+0.15kΩ)=11.649의 원래 전압이득에서 Bypass capacitor를 제거한 회
|
|
|
는데, 이것은 하나의 트랜지스터가 동작하는 것을 보면 전체 회로가 공통 컬렉터 증폭기와 같이 되고 그 성격과 같이 입력신호와 출력신호와의 위상차가 없는 것이 된다고 생각해 보았다.
실험 18장에 대한 복습문제
1. 그림 18-3에 보인 바와
|
|
|
생성한다. 이것은 실험을 통해 기본적으로 알게된 사실이며 또한 그림1의 미분기 회로에서 입력단에 Rs의 저항을 연결하였는데, 이것의 사용의 목적은 입력단을 통해 들어오는 noise를 방지하여 안정된 입력신호를 확보하기 위한 것이라는 것
|
|
|
회로로 구성된 저역통과필터이므로 20dB/decade의 두배인 40dB/decade(6dB/octave의 두배인 12dB/octave)의 기울기를 가지고 감소하게 된다. 결국 답은 -12dB/octave가 된다.
5. 차단주파수가 500Hz이고 필터의 입력신호가 3000Hz이면 dB 응답은 얼마인가?
(a) -3dB(b)
|
|
메뉴펼치기
