|
회로 결선 )
결 과 값
그림 1-6 (OR 게이트 회로 결선 )
결 과 값
그림 1-7 (NOT 게이트 회로 결선 )
결 과 값
그림 1-9 (AND-OR-NOT 게이트 회로 결선 )
결 과 값
5. 참고자료
(1) http://www.alldatasheet.com
(2) CAD TOOL을 이용한 디지털 전자 공학실험(보문당)
(3) http
|
|
|
실험-청문각
Google검색 Ⅰ. FILP-FLOP 특성 조사
Ⅱ. FIPLP-FLOP 실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로
|
|
|
회로의 양단에 연결된 어느 부하 저항에도 그 부하저항이 원래 회로의 양단에 연결된 것 같이 동일한 전류가 흐르고 동일한
전압이 걸린다. 이 말들은 키르히호프의 법칙과 같은 의미로 받아 들여 질수 있다. 실제로 실험 에서는 테브닌화 해
|
|
|
.kr/class3/assistant/Manual/2002-2/실험II_02-회로망정리의검증.hwp 결과보고서
■ 실 험 제 목 : Thevenin & Norton 정리
■ 실 험 목 적 :
■ 관련 이론
■ 실습 평가
■ 참고문헌 및 Internet Site URL
■소감 및 건의사항
예비보고서
1. 목 적
2. 이 론
|
|
|
회로의 양단에 연결된 어느 부하
저항에도 그 부하저항이 원래 회로의 양단에 연결된 것 같이 동일한 전류가 흐르고 동일한
전압이 걸린다. 이 말들은 키르히호프의 법칙과 같은 의미로 받아 들여 질수 있다. 실제로 실험
에서는 테브닌화 해
|
|
|
회로를 구성하는게 다소 힘들었지만 앞으로 전자공학도의 생활에 유용할 것 같다.
- IC 응용 및 설계, 이영훈 저, 상학당.
- IC 응용설계 및 실험, 이영훈 저, 상학당.
- 전자통신전공실험, 김인태 저, 상학당.
- Electronic Fumdamentals & Applications, Englewo
|
|
|
회로의 충전 및 방전을 통해 설명할 수 있다. 이론에서 언급했듯이 전자가 충전되는 과정은 직선이 아니라 곡선 형태로 나타내기 때문에 사각파의 파형도 완벽한 사각형으로 나타나지 않는다.
6. 실험 결과
오실로스코프를 통해 전기 신호를
|
|
|
실험을 통하여 확인할 수 있었다. 병렬회로에서는 각 저항에 걸리는 전압이 일정하므로 각 저항에 역수에 비례하여 전류가 분배 되어진다.이것이 [전류분배법칙]이다.
7.Appendix
참고문헌 : 전기전자기초실험 , 대한전자공학회편 , 청문각
Fundam
|
|
|
실험의 이론적 결과
(1) 예비보고서
(1) 전가산기(full adder)에 대해 설명하라.
아래 그림과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci 을 더해 합 S와 윗자리
로의 자리올림 Co를 출력하는 조합회로이다
(2) ALU의 기능에 대해 설명하라.
①
|
|
|
항값은 직병렬 회로 공식을 적용하여 단자에 걸리는 값을 계산할 수 있다.
출처 : 교재 본문, 기초전기전자실험(김상배 저, 2009),
네이버백과(http://100.naver.com) ‘테브난의 정리’
< 참 고 문 헌 >
기초전기전자시험 / 김상배 저 / 흥릉과학출
|
|
메뉴펼치기
