|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
그림 1,2 RC 직렬 회로
그림 3 RC병렬 회로
그림 4 RC 가변저항 회로
그림 5,6 RL 직렬 회로
그림 7 RL 병렬 회로
그림 8 RL 가변저항 회로
|
|
|
알 수 있다.
5) SLEW RATE 에 의해서 동작 속도가 좌우된다.
6) 전압이득 값 구하기가 쉽다. OPAMP의 특징을 이용한 스트레오 증폭기
OP AMP의 전기적 특성
OPAMP의 파형
회로도
작품완성사진
|
|
|
회로망(frequency-selective network)과 positive-feedback amp를 사용하는 방법과 주파수 선택 회로망을 사용하지 않는 방법이다.
2.구형파, 삼각파 발생기
구형파, 삼각파, 펄스파 등을 발생시키는 회로들은 비선형 발진기 또는 함수 발생기(Function generator)
|
|
|
1 Pre-Lab(예비실험): 기본 이론 조사
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
3 Pre-Lab(예비실험): 실험 절차
4 Pre-Lab(예비실험): 검토 및 느낀점(2줄)
|
|
|
P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
에 대한 설명이 필요.
2 설계 회로도
3 설계 결과 그래프
주파수 20Hz
주파수 2000Hz
주파수 20000Hz
4 설계 사양과 비교
항목
설계 결과(시뮬레이션)
비교
주파수
f = 20 Hz
전압 이득
Av 최대값
Vin(pp) = 0.007V
Vout(pp)=0.985V
Av = 140
전력이득 =43dB
출력 전력 P
|
|
|
을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
J F
|
|
|
1. 목적
2. 이론
3. RC 빈-브리지 발진기 회로 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
별 Vo/Vi을 보면 이론적인 값보다 0.02~0.05V정도 작게 측정된 것을 확인할 수 있다. 특히 WL/R=1 일 때 즉 차단 주파수일 때 Vo/Vi가 0.65로 측정되어서 이론적인 값인 0.707과 8.07%만큼의 상대오차가 발생하였다. 1. 실험 측정치
2. 결과
3. 고찰
|
|
메뉴펼치기
