|
기초전디전자공학/김영춘/미전사이언스
인류사를 바꾼 100대사건/이정임/학민사 1.PN접합다이오드개요
2.반도체
3.N형 반도체와 P형 반도체
|
|
|
전자회로 실험, 조현목 외, 동일출판사, 2002
전자회로를 활용하자, 김보연, 한진, 2000
실용전자회로, 김인태, 한올출판사, 2000
전자 보안 시스템, Delton T.Horn, 동신출판사, 2001
회로이론, Alexander, McGRAW-Hill, 2001
전자통신, 신윤기, 인터비젼, 1998
전
|
|
|
회로를 구성하여 보았는데 여기서 이 형태가 나타났다. 그림 28-3을 보면 0.7V부근에서 매우 급격하게 기울기가 증가하는 것을 볼 수 있다. 이 점에서 저항이 매우 작은 회로는 다이오드의 특성을 잘 살펴볼 수 있다는 것을 확인하였다.
|
|
|
통신 부품중에서 수동소자의 집작화가 요구되는 것을 나타내었다.
개별 및 집적화된 수동소자는 일본의 무라타, 마쓰시타 전자부품, 알프스 전기 등 3사가 세계 시장의 60％ 이상을 점유하고 있으며, 국내 시장의 경우도 50％ 이상을 일본 업
|
|
|
통신 부품중에서 수동소자의 집작화가 요구되는 것을 나타내었다.
개별 및 집적화된 수동소자는 일본의 무라타, 마쓰시타 전자부품, 알프스 전기 등 3사가 세계 시장의 60％ 이상을 점유하고 있으며, 국내 시장의 경우도 50％ 이상을 일본 업
|
|
|
1. 목적
2. 이론
3. RC 빈-브리지 발진기 회로 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
회로를 도통 테스터기를 이용하여 회로의 결선상태도 점검하여 보았다. 그리고 우리조에 고학번 선배가 계셔서 빵판에 대한 설명도 자세히 들을 수 있었고 빵판에 회로를 제작할 때도 큰 어려움이 없었다. 기초전자물리학실험2
결과보
|
|
|
전자통신동향분석 제 20권, 제 3호, 2005. 6.
[4]http://www.tta.or.kr
[5]김경호, 한은영, 장정아, 이소연, 최혜옥, "텔레매틱스 표준화 동향," ETRI 전자통신동향분석 제 20권, 제 3호, 2005. 6.
[6]http://www.kotba.org/workgroup
[7]http://www.mozen.com
[8]http://www.renaultsamsung
|
|
|
회로에서 차지하는 공간이 적어서 집적도를 아주 높게 할 수 있다.
-단점
① 접합 트랜지스터에 비해서 동작속도가 느리다
② 고주파 특성이 나쁘다
3. MOSFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과
회로도 )
Vgd 값 0.5에서 0.5v씩 증가, 5v까
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
메뉴펼치기
